[發明專利]一種DDR2 SDRAM控制器有效
| 申請號: | 201110276576.7 | 申請日: | 2011-09-16 |
| 公開(公告)號: | CN102339261A | 公開(公告)日: | 2012-02-01 |
| 發明(設計)人: | 趙龍;任繼梅 | 申請(專利權)人: | 上海智翔信息科技股份有限公司 |
| 主分類號: | G06F13/16 | 分類號: | G06F13/16 |
| 代理公司: | 北京凱特來知識產權代理有限公司 11260 | 代理人: | 鄭立明;孟麗娟 |
| 地址: | 200436 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 ddr2 sdram 控制器 | ||
技術領域
本發明提供了一種DDR2SDRAM的控制接口,屬于DDR2SDRAM的接口算法技術領域。?
背景技術
DDR2SDRAM作為新一代存儲器,有著價格低廉,容量大,且速度快等優點,但是也有本身的局限性。DDR2SDRAM的讀寫操作十分復雜,參數非常多,這些參數在操作的過程中都必須滿足,才能保證SDRAM的穩定工作。?
DDR2SDRAM是目前內存市場上的主流內存,除了通用計算機系統外,大量的嵌入式系統也紛紛采用DDR2內存,越來越多的SoC系統芯片中會集成有DDR2接口模塊,但目前還沒有一款能夠匹配多種DDR2SDRAM的內存控制器。?
發明內容
本發明的目的是提供一種能夠匹配多種DDR2SDRAM的內存控制器。?
本發明的目的是通過以下技術方案實現的:?
一種DDR2SDRAM控制器,包括:?
控制模塊,用于向初始化模塊和配置模塊提供相應的控制信號,接收控制信號的反饋,并向執行模塊發送順序指令,確定操作狀態的轉換,為系統提供狀態指示信號;?
初始化模塊,用于根據控制模塊的控制信號對所述DDR2SDRAM控制器及DDR2SDRAM進行初始化及寄存器的設置;?
配置模塊,用于根據控制模塊的控制信號配置、控制和指示所述DDR2SDRAM控制器及DDR2SDRAM的狀態;?
數據通道模塊,用于對讀寫數據進行調制解調,以及為DDR2SDRAM與主機端口提供數據;?
執行模塊,用于接收控制模塊發出的順序指令,并將所述順序指令中攜帶的地址解碼為段地址、行地址和列地址,以及根據指令信號判斷當前操作的類型,并選擇相應的通道進行訪問。?
本發明的DDR2SDRAM控制器提供了一個簡單的DDR2SDRAM訪問接口,隱藏了復雜的時序操作,能夠匹配多種DDR2SDRAM的內存控制器,為無系統的電路及嵌入式方向的設計提供了一個可靠的平臺。?
附圖說明
圖1是本發明具體實施方式提供的DDR2SDRAM控制器的結構示意圖。?
具體實施方式
本發明具體實施方式提供了一種DDR2SDRAM控制器,如圖1所示,包括:?
控制模塊1,用于向初始化模塊2和配置模塊3提供相應的控制信號,接收控制信號的反饋,并向執行模塊5發送順序指令,確定操作狀態的轉換,為系統提供狀態指示信號;?
初始化模塊2,用于根據控制模塊1的控制信號對所述DDR2SDRAM控制器及DDR2SDRAM進行初始化及寄存器的設置;?
配置模塊3,用于根據控制模塊1的控制信號配置、控制和指示所述DDR2SDRAM控制器及DDR2SDRAM的狀態;?
數據通道模塊4,用于對讀寫數據進行調制解調,以及為DDR2SDRAM與主機端口提供數據;?
執行模塊5,用于接收控制模塊1發出的順序指令,并將所述順序指令中攜帶的地址解碼為段地址、行地址和列地址,以及根據指令信號判斷當前操作的類型,并選擇相應的通道進行訪問。?
具體的,DDR2SDRAM控制器的主要功能是完成對DDR2存儲芯片的初始化,將DDR2復雜的讀寫時序轉化為用戶簡單的讀寫時序,使用戶像操作普通RAM一樣控制DDR2。同時,DDR2SDRAM控制器還要產生周期性的刷新指令維持DDR2存儲芯片內的數據而不需要用戶的干預。所設計的DDR2SDRAM控制器采用模塊化的設計思想,每一個功能都對應一個模塊。?
DDR2存儲芯片在正常工作之前必須先進行初始化,完成寄存器的配置,指令的解碼、執行和數據的傳輸。因此,DDR2SDRAM控制器需要有支持以上操作的模塊,分別為控制模塊(Contr01)、初始化模塊(Initialization)、配置模塊(Configuration)、數據通道模塊(Data?Channels)和執行模塊(Execution)。在完成讀/寫操作指令譯碼之后,控制器就可以對DDR2存儲芯片進行讀/寫訪問。?
由于用戶要求的不斷提高,只有一個DDR2存儲芯片可能不能滿足用戶的要求。?于是這就要求控制器可以支持多個DDR2存儲芯片,為此本具體實施方式提供的DDR2SDRAM控制器設計了多主機端口,每個主機端口控制一個DDR2存儲芯片。由于采用了多主機端口的設計,DDR2SDRAM控制器就需要有一個仲裁模塊(Arbiter)在多個主機端口之間進行選擇,以確保在任意時刻最多只有一個主機端口(即最多只有一個DDR2存儲芯片)具有訪問權限。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海智翔信息科技股份有限公司,未經上海智翔信息科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110276576.7/2.html,轉載請聲明來源鉆瓜專利網。





