[發明專利]用于可編程邏輯器件的專門處理塊

有效

• 申請號: 201110276366.8
• 申請日: 2006-12-31
• 公開（公告）號: CN102386912A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: M·朗哈默;K·Y·M·李;O·阿茲高密;K·施特賴歇爾;林以雯
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03K19/177
• 分類號: H03K19/177;G06F7/527
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

本申請是2006年12月31日提交的名稱為“用于可編程邏輯器件的專門處理塊”的中國專利申請200610156622.9的分案申請。

相關申請的交叉引用

本申請要求分別在2006年2月9日和2006年4月4日提交的共同待決的、被共同轉讓的美國臨時專利申請第60/772,197和60/789,535號的權益，每個所述申請都以其各自全文通過引用方式被并入本文。

技術領域

本發明涉及可編程邏輯器件(PLD)，而更具體地，涉及專門處理塊，該處理塊可被包含在這種器件中。

背景技術

隨著使用PLD的應用在復雜性上增加，設計PLD時使其包括一般的可編程邏輯資源之外還包括專門處理塊已變得更加普通。這些專門處理塊可包括在PLD上的電路集合，其已經部分地或全部地被硬連線以執行一個或多個特定的任務，諸如邏輯或數學運算。專門處理塊也可能包含一個或多個專門結構，諸如可配置存儲器元件陣列。通常在這些專門處理塊中實現的結構的例子包括：乘法器、算術邏輯單元(ALU)、桶型移位器、各種存儲器元件(諸如FIFO/LIFO/SIPO/RAM/ROM/CAM塊和寄存器文件)、與(AND)/與非(NAND)/或(OR)/異或(NOR)陣列等等、或者其組合。

一種已經配備在PLD上的特別有用類型的專門處理塊是數字信號處理(DSP)塊，其可能被用來處理例如音頻信號。這些塊通常也被稱為乘累加(“MAC”)塊，因為它們包括用以執行乘法運算以及求和和/或乘法運算的累加的結構。

例如，由加利福尼亞州圣何塞(San?Jose，Californian)的Altera公司出售的名為的PLD包括DSP塊，每個DSP塊包括四個18×18的乘法器。每個這些DSP塊也包括加法器和寄存器，以及可編程連接器(舉例來說，多路復用器)，該可編程連接器允許各種組件以不同的方式進行配置。在每個這種塊中，乘法器不僅可以被配置成四個單獨18×18的乘法器，而且也可以被配置成四個更小的乘法器、或者一個更大(36×36)的乘法器。另外，一個18×18的復數乘法(其為每個實部和虛部部分分解成兩個18×18乘法運算)可以被執行。為了支持四個18×18的乘法運算，該塊具有4×(18+18)＝144個輸入。類似地，18×18乘法的輸出是36位寬度，因此為了支持四個這樣乘法運算的輸出，該塊也具有36×4＝144個輸出。

然而，那些輸入和輸出可能不是在DSP塊可以工作的每個模式中都被使用。例如，如果DSP塊被配置成一個具有18位數據和系數的有限脈沖響應(FIR)濾波器，那么每個塊可以被用來執行四個18×18乘法的求和，以形成一個更長的FIR濾波器的四抽頭子塊。在這種情況下，輸入的數量是4×(18+18)＝144線，但輸出只有38位寬度，即使DSP塊能支持144條輸出線。類似地，在36×36位的乘法中，所有四個內部乘法器都被使用，但是只有(36+36)＝72條輸入線和72條輸出線被使用(即使有144條輸入線和144條輸出線)。因此，在這一配置中，輸入線沒有全部被使用，即使DSP塊的核心是完全地被使用了。

輸入/輸出(I/O)驅動器和線可以消耗極大的器件面積。確實，在前面提及的PLD的DSP塊中，I/O資源消耗了大約DSP塊面積的50％。可是，如上面討論的，它們不總是被使用。同時，它們不能被消除，因為必須支持該塊的所有潛在配置。

這就希望能減少被諸如DSP塊的專門處理塊消耗的PLD的面積，而不丟失該塊的功能性。

發明內容

本發明涉及用于PLD的專門處理塊，其中所述專門處理塊減少了面積而不失去功能性。根據本發明的一個方面，專門處理塊優選地包括多個基本處理單元，而不是分離的乘法器。每個基本處理單元優選地包括至少兩個乘法器以及對所有這些至少兩個乘法器的部分乘積求和的邏輯的等效物。結果，所有乘法的總和在單步中計算，而不是對每個乘法器的部分乘積求和形成各個乘積，然后對那些乘積求和。這一基本處理單元可以被構造成具有比單獨的乘法器和加法器更小的面積。如果需要執行單個乘法，則使用基本處理單元中的其中一個乘法器，而到其余乘法器的輸入被置零輸出。然而，由于基本處理單元裝置減少了專門處理塊的面積，所以效率得到了提高。