[發明專利]制造具有掩埋位線的半導體器件的方法有效
| 申請號: | 201110275121.3 | 申請日: | 2011-09-16 |
| 公開(公告)號: | CN102569201A | 公開(公告)日: | 2012-07-11 |
| 發明(設計)人: | 黃義晟 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/8242 | 分類號: | H01L21/8242;H01L21/768 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 許偉群;郭放 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 制造 具有 掩埋 半導體器件 方法 | ||
相關申請的交叉引用
本申請要求2010年12月30日提交的韓國專利申請10-2010-0139486的優先權,本文通過引用包括該申請的全部內容。
技術領域
本發明的示例性實施例涉及一種制造半導體器件的方法,具體而言,涉及一種制造具有掩埋位線的半導體器件的方法。
背景技術
隨著動態隨機存取存儲(DRAM)器件集成度的增加,2維(2D)結構達到極限。因此,正在開發具有垂直柵(Vertical?Gate,VG)的3維(3D)DRAM,其在下文稱為VG?DRAM。
具有垂直柵的3D?DRAM可以包括有源區,所述有源區中的每個都是由本體(body)和形成在本體之上的柱(pillar)形成;掩埋位線BBL;以及垂直柵VG。相鄰有源區的本體彼此被溝槽分隔開,并且掩埋位線BBL被形成在構槽中。每個掩埋位線BBL與每個有源區的側壁電連接。每個垂直柵VG被形成在掩埋位線BBL之上的柱的側壁上,并且源和漏被形成在柱中。垂直柵VG用在形成源與漏之間的垂直溝道。
為了驅動掩埋位線中的單元,可以使用一側接觸(One-Side-Contact,OSC)工藝。一側接觸工藝也可以稱為單側接觸(Single-Side-Contact,SSC)。一側接觸工藝是在有源區中形成接觸同時使有源區與相鄰有源區絕緣的工藝。
因為在具有垂直柵結構的3維DRAM中位線具有掩埋結構,所以掩埋位線BBL的面積受到限制。因此,可以使用金屬層形成具有低位線電阻的掩埋位線BBL。為了將金屬層填充到深溝槽中而不產生空隙,可以使用化學氣相沉積(Chemical?Vapor?Deposition,CVD)工藝或原子層沉積(Atomic?Layer?Deposition,ALD)工藝。
掩埋位線BBL可以由氮化鈦(TiN)層和鎢(W)層形成。通過CVD工藝沉積氮化鈦(TiN)層和鎢(W)層。
在此,當減少掩埋位線BBL的線寬度時,可能發生電阻劇烈增加,因為掩埋位線BBL中的鎢(W)所占據的面積被降低而氮化鈦(TiN)層的厚度保持相同。
因為CVD工藝導致鎢層的粗糙表面,所以可能產生空隙及裂縫。
當執行后續回蝕工藝以獲得期望位線高度時,掩埋位線BBL可能不合要求地被切斷或被刺穿至下襯底,并因此可能產生有缺陷的半導體器件產品。
發明內容
本發明的示例性實施例涉及一種可以降低掩埋位線電阻的半導體器件制造方法。
根據本發明的一個示例性實施例,制造半導體器件的方法包括以下步驟:刻蝕襯底以形成分隔有源區的溝槽;形成具有開口以使每個有源區的側壁的一部分開放的絕緣層;形成硅層圖案以間隙填充每個溝槽的一部分并覆蓋絕緣層中的開口;在硅層圖案之上形成金屬層;以及形成金屬硅化物層作為掩埋位線,其中當金屬層與硅層圖案反應時,形成金屬硅化物層。
根據本發明的另一示例性實施例,制造半導體器件的方法包括以下步驟:刻蝕襯底以形成分隔有源區的溝槽;形成具有開口以使每個有源區的側壁的一部分開放的絕緣層;在絕緣層之上形成硅層以間隙填充每個溝槽的一部分;在絕緣層的側壁的部分上形成間隔部;通過使用間隔部作為刻蝕阻擋層刻蝕硅層;在被刻蝕的硅層之上形成金屬層;以及形成金屬硅化物層作為掩埋位線,其中當金屬層與硅層反應時形成金屬硅化物層。
附圖說明
圖1A至圖1F是描述根據本發明的第一示例性實施例制造半導體器件的方法的剖面圖。
圖2A至圖2F是描述根據本發明的第二示例性實施例制造半導體器件的方法的剖面圖。
圖3A至圖3H是描述根據本發明的第三示例性實施例制造半導體器件的方法的剖面圖。
圖4A至圖4J是描述根據本發明的示例性實施例形成開口的方法的剖面圖。
圖5描述根據本發明的一個方面的計算機系統的實施例。
具體執行方式
下面將參照附圖更詳細地描述本發明的示例性實施例。然而,本發明可以以不同形式執行并不應該解釋為受到本文所列實施例的限定。
另外,提供這些實施例是為了使本說明書充分和完整,并向本領域技術人員傳達本發明的范圍。在本說明書中,相似的附圖標記在本發明的不同附圖和實施例中表示相似的部分。
附圖并非依比例繪制,并且在一些實例中,為了清楚地描述實施例的特征可能對比例作夸大處理。當提及第一層在第二層“上”或在襯底“上”時,它不僅表示第一層直接形成在第二層或襯底上的情況,而且還表示在第一層與第二層或襯底之間存在第三層的情況。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110275121.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





