[發(fā)明專利]半導(dǎo)體集成電路及接收裝置

有效

• 申請?zhí)枺?/td>: 201110275038.6
• 申請日: 2011-09-16
• 公開（公告）號: CN102694527A
• 公開（公告）日: 2012-09-26
• 發(fā)明（設(shè)計(jì)）人: 織田翔子;出口淳
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: H03H11/28
• 分類號: H03H11/28;H04B1/16
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 陳海紅;段承恩

相關(guān)申請的交叉引用

本申請基于并要求2011年3月23日提交的日本專利申請2011-64572，其全部內(nèi)容通過引用結(jié)合于此。

技術(shù)領(lǐng)域

實(shí)施例涉及半導(dǎo)體集成電路及接收裝置。

背景技術(shù)

在模擬、數(shù)字混載的SoC(System?on?Chip：片上系統(tǒng))中，由數(shù)字電路發(fā)生的信號及其高次諧波通過電源布線等影響模擬電路，存在模擬電路的噪聲特性劣化的問題。例如，接收裝置中，模擬電路之一的LNA(Low?Noise?Amplifier：低噪放大器)的噪聲特性有可能劣化。為了降低噪聲的影響，考慮將LNA設(shè)為差動輸入，但是由于輸入針腳的增加，安裝成本提高。差動構(gòu)成中為了生成尾電流源需要大的電壓富裕，因此難以以低電壓工作。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例提供低成本且不易受噪聲的影響的半導(dǎo)體集成電路及采用它的接收裝置。

根據(jù)實(shí)施例，半導(dǎo)體集成電路具備跨導(dǎo)電路、第1負(fù)載電路和第2負(fù)載電路。上述跨導(dǎo)電路、上述第1負(fù)載電路及上述第2負(fù)載電路的至少一個(gè)具有以使下式的參數(shù)P降低的方式調(diào)節(jié)阻抗的阻抗調(diào)節(jié)部。

P＝Z₀₁*Z₀₄-Z₀₂*Z₀₃。

這里，Z₀₁是從上述第1輸出端子看的上述跨導(dǎo)電路的阻抗，Z₀₂是從上述第2輸出端子看的上述跨導(dǎo)電路的阻抗，Z₀₃是上述第1負(fù)載電路的阻抗，Z₀₄是上述第2負(fù)載電路的阻抗。

根據(jù)本發(fā)明的實(shí)施例，可提供低成本且不易受噪聲的影響的半導(dǎo)體集成電路及采用它的接收裝置。

附圖說明

圖1是第1實(shí)施例的接收裝置100的概略方框圖。

圖2是第1實(shí)施例的LNA2的內(nèi)部構(gòu)成的一例的概略方框圖。

圖3是LNA2的一例的電路圖。

圖4是圖3的LNA2的特性的仿真結(jié)果。

圖5是在負(fù)載電路12設(shè)置阻抗調(diào)節(jié)部12b的LNA2的概略方框圖。

圖6是通過與負(fù)載部12a連接阻抗調(diào)節(jié)部12b而改變阻抗Z03的的匯總圖。

圖7是LNA2的第1變形例的電路圖。

圖8是LNA2的第2變形例的電路圖。

圖9是LNA2的第3變形例的電路圖。

圖10是LNA2的第4變形例的電路圖。

圖11是第2實(shí)施例的LNA21的內(nèi)部構(gòu)成的一例的概略方框圖。

圖12是LNA21的一例的電路圖。

圖13是圖12的LNA21的特性的仿真結(jié)果。

圖14是有元件偏差時(shí)的PSRR的仿真結(jié)果。

圖15是試用編號10的LNA21的特性的仿真結(jié)果。

圖16是LNA21的第1變形例的電路圖。

圖17是LNA21的第2變形例的電路圖。

圖18是LNA21的第3變形例的電路圖。

圖19是第3實(shí)施例的接收裝置101的概略方框圖。

具體實(shí)施方式

以下，參照附圖具體地說明半導(dǎo)體集成電路及接收裝置的實(shí)施例。

(第1實(shí)施例)

圖1是第1實(shí)施例的接收裝置100的概略方框圖。接收裝置100具備LNA(半導(dǎo)體集成電路)2、LO(Local?Oscillator：本地振蕩器)信號生成部3、解調(diào)電路4、輸出信號處理電路5。接收裝置100搭載在例如無線LAN(Local?Area?Network：局域網(wǎng))設(shè)備，處理天線1接收的電波信號并向外部輸出。

LNA2放大天線1接收的電波信號。LO信號生成部3生成成為解調(diào)電波信號的基準(zhǔn)的LO信號。LO信號的頻率例如為2.5GHz。解調(diào)電路4根據(jù)該LO信號，解調(diào)放大的電波信號。更具體地說，解調(diào)電路4具有混頻器4a、VGA(Variable?Gain?Amplifier：可變增益放大器)4b、ADC(Analog?to?Digital?Converter：模擬數(shù)字變換器)4c及解調(diào)部4d。混頻器4a進(jìn)行由LNA2放大的電波信號的頻率變換。VGA4b放大頻率變換后的電波信號。ADC4c將電波信號變換為數(shù)字信號。解調(diào)部4d將變換的電波信號解調(diào)。輸出信號處理電路5處理解調(diào)的信號，向外部輸出。