[發明專利]用于零電壓處理器休眠狀態的方法和設備無效
| 申請號: | 201110274214.4 | 申請日: | 2006-12-18 |
| 公開(公告)號: | CN102306048A | 公開(公告)日: | 2012-01-04 |
| 發明(設計)人: | R·米爾斯特里;A·納維;V·喬治;S·賈哈吉爾達;S·A·費希爾;J·B·康拉德 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06F1/32 | 分類號: | G06F1/32 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 朱海煜 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 電壓 處理器 休眠 狀態 方法 設備 | ||
本申請是申請日為2006年12月18日、申請號為200680050111.7、發明名稱為“用于零電壓處理器休眠狀態的方法和設備”的申請的分案申請。
相關申請的交叉參考
本申請涉及由發明人Kurts等人轉讓給英特爾公司的2004年8月31目提交的美國申請No.10/931565、由發明人Naveh等人轉讓給英特爾公司的2004年9月3日提交的美國申請No.10/934034、由發明人Naveh等人轉讓給英特爾公司的2004年12月28日提交的美國申請No.11/024538、由發明人Naveh等人轉讓給英特爾公司的2004年7月27日提交的美國申請No.10/899674以及由發明人Jahagirdar轉讓給英特爾公司的題為“Method?and?System?for?Optimizing?Latencyof?Dynamic?Memory?Sizing”的同時提交的專利申請(案卷編號042390.P22076)。
技術領域
本發明的實施例涉及電子系統和功率管理領域。更具體來說,本發明的實施例涉及用于零電壓處理器休眠狀態的方法和設備。
背景技術
隨著向具有更多晶體管和更高頻率的高級微處理器如中央處理單元(CPU)發展的趨勢繼續增長,計算機設計者和制造商往往面臨功耗和能耗的相應增大。特別是在移動裝置中,增大的功耗可能導致過熱,這可負面地影響性能,并且可能極大地降低電池壽命。由于電池通常具有有限的容量,因此,運行移動裝置的處理器大于必需的可能比預期更快地耗盡容量。
因此,功耗仍舊是包括膝上型計算機、無線手機、個人數字助理等在內的移動裝置的重要問題。例如,在當今的移動裝置中,為了解決功率損耗有關問題,可根據減少的活動或需求使某些組件進入較低功率休眠狀態。
對于一種方法,操作系統可支持內置功率管理軟件接口,例如高級配置和電源接口(ACPI)(例如高級配置和電源接口,Ver.x285,2004年6月)。ACPI描述一種功率管理策略,其中包括處理器和/或芯片組可支持的各種“C狀態”。對于這個策略,C0被定義為“運行時間”狀態,其中處理器工作在高電壓和高頻。C1被定義為“自動暫停”狀態,其中在內部停止內核時鐘。C2被定義為“停止時鐘”狀態,其中在外部停止內核時鐘。C3被定義為“深休眠”狀態,其中關閉所有處理器時鐘,以及C4被定義為“更深休眠”狀態,其中停止所有處理器時鐘并將處理器電壓降到更低的數據保持點。還提出了各種附加的更深休眠功率狀態C5...Cn。這些附加功率狀態的特征在于C1至C4功率狀態的等效語義,但具有不同的進入/退出等待時間和功率節省。
在操作中,為了進入更深休眠狀態,ACPI可檢測不存在對移動處理器的新或未決中斷的時隙。然后,ACPI策略使用輸入/輸出(I/O)控制器或其它芯片組特征使移動處理器進入更深休眠狀態。
一旦使處理器進入更深休眠狀態,就可把來自操作系統或另一個源的中止事件或中斷發送給芯片組,然后芯片組將允許處理器退出更深休眠狀態。在包括更深休眠狀態在內的各種功率管理狀態之間進行轉變的能力可使功率損耗能夠減小并使電池壽命能夠增大。
目前,通過在處理器電壓調節器電路中參考外部電壓參考,并且每當I/O控制器或其它集成電路斷言平臺“更深休眠”信號、如DPRSLPVR信號或其它類似信號時調節到這個參考電壓,來完成進入更深休眠狀態。然后,電壓調節器從第一電壓轉變到與更深休眠狀態關聯的第二較低電壓。在退出更深休眠狀態時,在另一方向的電壓轉變隨類似指定時間窗口發生。
如前面所述,獲得低功率休眠狀態對于實現移動裝置中更好的電池壽命是重要的。移動裝置市場是激烈競爭的產品空間,并且這個空間的發展的關鍵領域之一是保持電池壽命的低功率解決方案。
可惜,移動裝置中處理器的現有更深休眠狀態仍消耗大量功率,因為電壓仍需要施加到處理器,并且無法完全斷開。
發明內容
根據第一實施例,本發明提供了一種處理器,包括:
多個內核,其中所述多個內核的每一個包括:
一個或多個執行單元,
多個高速緩存,以及
功率管理邏輯部件,使所述處理器:
進入低功率狀態,在所述低功率狀態中,提供給所述一個或多個執行單元的時鐘信號被選通,其中,所述功率管理邏輯部件進一步響應執行功率節省指令而使提供給所述處理器的所述時鐘信號被選通,
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110274214.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:基于交聯脂肪酸的生物材料
- 下一篇:一種廢橡膠廢塑料高溫進料出渣裂解裝置





