[發明專利]圖像傳感器及其制造方法

有效

• 申請號: 201110268154.5
• 申請日: 2011-09-09
• 公開（公告）號: CN102290426A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 丁毅嶺;汪輝;陳杰;田犁;汪寧;尚巖峰
• 申請（專利權）人: 上海中科高等研究院
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳亮

技術領域

本發明涉及半導體器件及工藝技術領域，具體來說，本發明涉及一種帶有絕緣埋層的圖像傳感器及其制造方法。

背景技術

SOI(Silicon-On-Insulator，絕緣體上硅)技術是在頂層硅和硅襯底之間引入了一層絕緣層，形成“頂層硅/絕緣層/硅襯底”的三層結構。頂層硅通常用來制作半導體器件，中間的絕緣層用來隔離器件和硅襯底。通過在絕緣體上形成頂層硅，半導體器件可以做成全耗盡型，因而具有以下優點：寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優勢；通過實現集成電路中元器件和襯底的隔離，可以徹底消除體硅CMOS電路中的寄生閂鎖效應，大大提升抗輻照的性能。

CMOS圖像傳感器一般可以包括：CMOS信號讀出電路和感光區域。目前市場上主流像素產品大多是有源像素結構，通?？梢杂?個或4個MOS晶體管和一個感光二極管構成，簡稱為3T或者4T型CMOS圖像傳感器。3T和4T型CMOS圖像傳感器中都包含了一個復位晶體管、放大晶體管和選擇晶體管，4T型比3T型多一個轉移晶體管。

CMOS圖像傳感器制作在SOI襯底上時，由于SOI結構中的絕緣層出色的隔離特性，能夠有效抵抗輻照干擾，減少像素間的串擾。但是由于SOI結構中的頂層硅厚度較薄(通常在50～500nm之間)，因此限制了感光二極管的耗盡層厚度，對于光的吸收效率(特別是長波段的光)比較低。如果通過增加頂層硅的厚度來制作CMOS圖像傳感器，就不能制造出全耗盡型的CMOS信號讀出電路器件，MOS晶體管會由于浮體效應等一些不穩定因素而影響整個電路穩定，增加噪聲，整個CMOS圖像傳感器的抗輻照特性也會降低。

現有技術中的一種解決方式是分別將CMOS圖像傳感器的信號讀出電路制作在SOI襯底的頂層硅上，而將感光二極管制作在硅襯底中。下面結合附圖來詳細描述。

圖1為現有技術中的一種3T型基于SOI襯底的CMOS圖像傳感器的像素結構示意圖。如圖1所示，該3T型CMOS圖像傳感器的像素結構可以包括：硅襯底101、絕緣層102、感光二極管103、復位晶體管104、放大晶體管105和選擇晶體管106。其中，復位晶體管104、放大晶體管105和選擇晶體管106均制作在頂層硅中，稱為信號讀出電路，只有感光二極管103制作在硅襯底101中。感光二極管103在曝光階段開始前先被復位晶體管104復位；在曝光結束后由光照產生的電子被收集后通過放大晶體管105和選擇晶體管106讀出。

圖2為現有技術中的一種4T型基于SOI襯底的CMOS圖像傳感器的像素結構示意圖。如圖2所示，該4T型CMOS圖像傳感器的像素結構比3T型多了一個轉移晶體管107(也屬于信號讀出電路的范疇)，其和感光二極管103一起制作在硅襯底101上。在曝光結束后由光照產生的電子被收集后首先通過轉移晶體管107轉移到浮空有源區，再通過放大晶體管105和選擇晶體管106讀出。

然而，上述現有技術也存在以下缺點：

整個電路在抗輻照和抗串擾方面只保護了信號讀出電路，而感光二極管區域由于沒有絕緣層的隔離，其抗輻照能力很差。

發明內容

本發明所要解決的技術問題是提供一種圖像傳感器及其制造方法，提高抗輻照性能且改善對于光的吸收效率。

為解決上述技術問題，本發明提供的圖像傳感器制造方法包括步驟：

提供半導體襯底，其自上而下依次包括頂層半導體層、絕緣層和支撐襯底；

選定所述圖像傳感器的感光二極管區域，依次刻蝕該區域內所述頂層半導體層和所述絕緣層，至露出所述支撐襯底表面；

對所述露出的支撐襯底進行離子注入和擴散，在所述支撐襯底中形成隔離區以及所述隔離區內包圍的阱區，其中，所述隔離區為第一導電類型摻雜，所述阱區為第二導電類型摻雜；

在所述阱區上進行第一導電類型半導體摻雜形成第一摻雜區，所述第一摻雜區與所述阱區之間具有一間隔，用于實現金屬互連；

制作信號讀出電路，形成所圖像傳感器。

可選地，所述隔離區與所述阱區相鄰接觸，所述阱區完全填滿所述隔離區包圍的區域。

可選地，所述阱區并未完全填滿所述隔離區包圍的區域，所述隔離區與所述阱區之間間隔設置有所述支撐襯底。

可選地，所述隔離區的摻雜濃度小于所述第一摻雜區的摻雜濃度。

可選地，第一導電類型為N型，第二導電類型為P型。

可選地，第一導電類型為P型，第二導電類型為N型。