[發明專利]多芯片封裝件及其制造方法

有效

• 申請號: 201110265698.6
• 申請日: 2011-09-05
• 公開（公告）號: CN102386161A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 韓元吉;河承源;李龍濟;樸漢基
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 韓明星;劉燦強

本申請要求于2010年9月6日提交到韓國知識產權局(KIPO)的第10-2010-0086791號韓國專利申請的優先權，該申請的全部內容通過引用包含于此。

技術領域

示例實施例涉及多芯片封裝件及其制造方法。更具體地講，示例實施例涉及包括順序堆疊的多個半導體芯片的多芯片封裝件及該多芯片封裝件的制造方法。

背景技術

通常，可以對半導體基底執行多個半導體制造工藝，以形成多個半導體芯片。為了將半導體芯片安裝在印刷電路板(PCB)上，可以對半導體芯片執行封裝工藝來形成半導體封裝件。

為了增加半導體封裝件的存儲容量，可以使用包括多個順序堆疊的半導體芯片的多芯片封裝件。堆疊的半導體芯片可以通過導線相互電連接。此外，多芯片封裝件可以包括具有階梯式結構的堆疊的半導體芯片。階梯式堆疊的半導體芯片的上邊緣表面可以是暴露的。

信號焊盤和測試焊盤可以布置在每個半導體芯片的暴露的上邊緣表面上。信號焊盤可以傳輸半導體芯片的操作信號。因此，信號焊盤可以與半導體芯片內的電路電連接。信號焊盤可以通過導線電連接到封裝基底。相反，測試焊盤可以用來測試半導體芯片的電特性。測試焊盤可以與半導體芯片內的電路電連接，然而測試焊盤不可以與封裝基底電連接。

連接在最上面的半導體芯片的信號焊盤和封裝基底之間的導線長度可以與堆疊的半導體芯片的數量成比例地變得更長。在成型工藝過程中，成型構件會將長導線推到一邊，從而會頻繁地發生長導線之間的短路。為了防止長導線之間的短路，可以將啞焊盤布置在最上面的半導體芯片和封裝基底之間的較下面的半導體芯片上。導線可以從最上面的半導體芯片的信號焊盤經由啞焊盤延伸到封裝基底。因為長導線的中間部分可以被啞焊盤支撐，所以由成型構件導致的長導線的短路可以得到抑制。

然而，會需要確保在半導體芯片上可以形成啞焊盤的附加位置。這會導致增加半導體芯片的尺寸，從而多芯片封裝件會具有大尺寸。

發明內容

示例實施例可以提供防止導線之間短路發生的小尺寸多芯片封裝件。示例實施例也可以提供制造防止導線之間短路發生的多芯片封裝件的方法。

根據一些示例實施例，提供了一種多芯片封裝件。多芯片封裝件可以包括封裝基底、多個半導體芯片和導電連接構件。半導體芯片可以順序地堆疊在封裝基底上。每個半導體芯片可以具有信號焊盤和測試焊盤。導線可以經由上部的半導體芯片之下的下部的半導體芯片的測試焊盤電連接在半導體芯片中的上部的半導體芯片的信號焊盤和封裝基底之間。

根據一些示例實施例，測試焊盤可以與半導體芯片內的電路電隔離。可選擇地，測試焊盤可以通過熔絲與半導體芯片內的電路選擇性地連接。熔絲可以包括電熔絲。根據一些示例實施例，半導體芯片可以以階梯式結構堆疊以暴露半導體芯片的上邊緣表面。信號焊盤和測試焊盤可以布置在每個半導體芯片的暴露的上邊緣表面上。

根據一些示例實施例，導電連接構件可以包括導線。根據一些示例實施例，多芯片封裝件還可以包括形成在封裝基底上來覆蓋半導體芯片的成型構件。根據一些示例實施例，多芯片封裝件還可以包括安裝在封裝基底的下表面上的外部端子。

根據一些示例實施例，提供了一種制造多芯片封裝件的方法。在制造多芯片封裝件的方法中，可以使用半導體芯片的測試圖案測試半導體芯片，所述測試圖案可以經熔絲與半導體芯片中的電路連接。可以切斷熔絲以使測試圖案與半導體芯片中的電路電隔離。可以以階梯式結構堆疊半導體芯片以暴露半導體芯片的測試焊盤和信號焊盤。可以將半導體芯片中的上部的半導體芯片的信號焊盤經由上部的半導體芯片之下的下部的半導體芯片的測試焊盤與封裝基底電連接。

根據一些示例實施例，熔絲可以包括電熔絲。根據一些示例實施例，可以使用導線將半導體芯片中的上部的半導體芯片的信號焊盤經由上部的半導體芯片之下的下部的半導體芯片的測試焊盤與封裝基底電連接。根據一些示例實施例，所述方法還可以包括在封裝基底上形成成型構件來覆蓋半導體芯片。根據一些示例實施例，所述方法還可以包括在封裝基底的下表面上安裝外部端子。

根據一些示例實施例，測試焊盤可以通過熔絲與半導體芯片中的電路電連接。因此，在測試半導體芯片之后，可以切斷熔絲使測試焊盤與電路電隔離。可以使用導線將信號焊盤經由測試焊盤電連接到封裝基底，從而可以不需要在半導體芯片上形成附加的啞焊盤。結果，多芯片封裝件的尺寸可以是小的。