[發(fā)明專利]半導(dǎo)體襯底、具有該半導(dǎo)體襯底的集成電路及其制造方法

有效

• 申請?zhí)枺?/td>: 201110263458.2
• 申請日: 2011-09-07
• 公開（公告）號: CN102983116A
• 公開（公告）日: 2013-03-20
• 發(fā)明（設(shè)計）人: 朱慧瓏;駱志炯;尹海洲;鐘匯才
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L29/06;H01L27/092;H01L21/02;H01L21/768;H01L21/762;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李娜;李家麟

1.?一種半導(dǎo)體襯底，用于在其上制造具有背柵的晶體管，所述半導(dǎo)體襯底包括：

半導(dǎo)體基底；

在所述半導(dǎo)體基底上的第一絕緣材料層；

在所述第一絕緣材料層上的第一導(dǎo)電材料層；

在所述第一導(dǎo)電材料層上的第二絕緣材料層；

在所述第二絕緣材料層上的第二導(dǎo)電材料層；

在所述第二導(dǎo)電材料層上的絕緣埋層；以及

在所述絕緣埋層上的半導(dǎo)體層，

其中在所述第一導(dǎo)電材料層和第二導(dǎo)電材料層之間具有至少一個貫穿所述第二絕緣材料層以便連通所述第一導(dǎo)電材料層和第二導(dǎo)電材料層的第一導(dǎo)電通路，每一個第一導(dǎo)電通路的位置由要形成相應(yīng)的一個第一組晶體管的區(qū)域限定。

2.?根據(jù)權(quán)利要求1所述的半導(dǎo)體襯底，進(jìn)一步包括：

多個第一隔離結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)的底面與所述第二絕緣材料層的下表面齊平并且頂面與所述半導(dǎo)體層的上表面齊平或略高，并且

每一個要形成具有背柵的晶體管的區(qū)域由相鄰的第一隔離結(jié)構(gòu)限定。

3.?根據(jù)權(quán)利要求1所述的半導(dǎo)體襯底，進(jìn)一步包括：

在所述第一絕緣材料層和所述第一導(dǎo)電材料層之間的另一導(dǎo)電材料層；以及

在所述另一導(dǎo)電材料層和所述第一導(dǎo)電材料層之間的另一絕緣材料層，

其中，在所述第二導(dǎo)電材料層和所述另一導(dǎo)電材料層之間具有多個貫穿所述另一絕緣材料層、第一導(dǎo)電材料層和第二絕緣材料層以連通所述第二導(dǎo)電材料層和所述另一導(dǎo)電材料層的第二導(dǎo)電通路，所述第二導(dǎo)電通路與第一導(dǎo)電材料層之間是電絕緣的，并且

所述多個第二導(dǎo)電通路分成第一組和第二組，其中第一組包含一個第二導(dǎo)電通路，第二組中的每一個第二導(dǎo)電通路由要形成相應(yīng)的一個第二導(dǎo)電類型的晶體管的區(qū)域限定。

4.?根據(jù)權(quán)利要求3所述的半導(dǎo)體襯底，其中在所述第二導(dǎo)電通路周圍，所述第二絕緣材料層向下延伸嵌入至所述第一導(dǎo)電材料層中，以便將所述第二導(dǎo)電通路與所述第一導(dǎo)電材料層進(jìn)行電絕緣。

5.?根據(jù)權(quán)利要求4所述的半導(dǎo)體襯底，進(jìn)一步包括：

多個第一隔離結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)的底面與所述第二絕緣材料層的下表面齊平并且頂面與所述半導(dǎo)體層的上表面齊平或略高，

其中每一個要形成具有背柵的晶體管的區(qū)域由相鄰的第一隔離結(jié)構(gòu)限定。

6.?根據(jù)權(quán)利要求1-5中的任一項所述的半導(dǎo)體襯底，其中所述半導(dǎo)體層包含選自下述中的一種或多種的組合：絕緣體上硅、絕緣體上硅鍺、絕緣體上碳化硅和絕緣體上硅鍺碳。

7.?根據(jù)權(quán)利要求1-5中的任一項所述的半導(dǎo)體襯底，其中所述第一導(dǎo)電材料層、第二導(dǎo)電材料層均為摻雜的多晶硅層。

8.?一種具有根據(jù)權(quán)利要求2所述的半導(dǎo)體襯底的集成電路，包括：

位于要形成具有背柵的晶體管的區(qū)域中的晶體管，所述晶體管包括第一組晶體管和第二組晶體管，所述晶體管的導(dǎo)電溝道位于所述半導(dǎo)體層中且其背柵由所述第二導(dǎo)電材料層形成；

覆蓋在所述半導(dǎo)體襯底和所述晶體管上的介質(zhì)層；以及

用于通過將所述第一導(dǎo)電材料層電連接到外部以將所述第一組晶體管的背柵電連接到外部的導(dǎo)電接觸。

9.?根據(jù)權(quán)利要求8所述的集成電路，其中所述導(dǎo)電接觸介于相鄰的第一隔離結(jié)構(gòu)之間并且貫穿所述介質(zhì)層、所述半導(dǎo)體層、所述絕緣埋層、所述第二導(dǎo)電材料層和所述第二絕緣材料層以到達(dá)所述第一導(dǎo)電材料層。

10.?根據(jù)權(quán)利要求8所述的集成電路，其中所述半導(dǎo)體襯底還包括第二隔離結(jié)構(gòu)，所述第二隔離結(jié)構(gòu)的底面與所述第二絕緣材料層的下表面齊平，并且頂面與所述半導(dǎo)體層的上表面齊平或略高；

其中所述導(dǎo)電接觸貫穿所述介質(zhì)層和其中一個第二隔離結(jié)構(gòu)并且被包含在所述其中一個第二隔離結(jié)構(gòu)中。

11.?根據(jù)權(quán)利要求8-10中的任一項所述的集成電路，其中所述第一組和第二組晶體管分別為pMOSFET和nMOSFET，或者分別為nMOSFET和pMOSFET。

12.?根據(jù)權(quán)利要求8-10中的任一項所述的集成電路，其中所述導(dǎo)電接觸由Cu、Al、W或多晶硅形成。