[發明專利]基于CORTEX-M3的OSD結構

無效

• 申請號: 201110262964.X
• 申請日: 2011-09-07
• 公開（公告）號: CN102291549A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 戴林;李定忠
• 申請（專利權）人: 天津天地偉業數碼科技有限公司
• 主分類號: H04N5/445
• 分類號: H04N5/445;H04N5/44
• 代理公司: 天津市宗欣專利商標代理有限公司 12103
• 代理人: 王山

技術領域

本發明涉及字符顯示疊加的技術領域，具體說是一種采用CORTEX-M3內核架構的處理器芯片，通過DMA控制器將存儲字符疊加內容的內存空間與屏幕顯示一一對應，從而通過單芯片實現OSD的基于CORTEX-M3的OSD結構。

背景技術

OSD（On?Screen?Display）是屏幕顯示技術的一種，用于在顯示終端上顯示字符、圖形和圖像。實現的過程為：存儲器（一般為內存的一段）的內容與顯示終端上的像素一一對應。這種一一對應的關系一般通過寄存器設置，然后由硬件上來負責實現。對存儲器內容的操作便改變了屏幕的像素，從而可以實現特定界面的顯示。實際上這也是一般數字顯示器進行顯示的方法。

PAL是?Phase?Alternating?Line?(逐行倒相)的縮寫。它是西德在1962年指定的彩色電視廣播標準，它采用逐行倒相正交平衡調幅的技術方法，克服了NTSC制相位敏感造成色彩失真的缺點。西德、英國等一些西歐國家，新加坡、中國大陸及香港，澳大利亞、新西蘭等國家采用這種制式。PAL由德國人Walter?Bruch在1967年提出，當時他是為德律風根(Telefunken)工作。“PAL”有時亦被用來指625?線，每秒25格，隔行掃描，PAL色彩編碼的電視制式。PAL制式中根據不同的參數細節，又可以進一步劃分為G、I、D等制式，其中PAL－D制是我國大陸采用的制式。

PAL電視標準，每秒25幀，電視掃描線為625線，奇場在前，偶場在后，標準的數字化PAL電視標準分辨率為720*576,?24比特的色彩位深，畫面的寬高比為4：3,?PAL電視標準用于中國、歐洲等國家和地區，PAL制電視的供電頻率為50Hz，場頻為每秒50場，幀頻為每秒25幀，掃描線為625行，圖像信號帶寬分別為4.2MHz、5.5MHz、5.6MHz等。

目前安防領域前端球機OSD的實現，基本依靠專有OSD芯片+MCU來實現，OSD芯片如MX7456，MB90092等芯片。模擬球機視頻OSD疊加以及前端球機的控制是分離的，需要兩部分不同的控制芯片，故生產成本較高。

發明內容

本發明要解決的技術問題是提供一種采用CORTEX-M3內核架構的處理器芯片，通過DMA控制器將存儲字符疊加內容的內存空間與屏幕相對應，從而通過單芯片實現OSD的基于CORTEX-M3的OSD結構。

本發明為解決公知技術中存在的技術問題所采取的技術方案是:

本發明的基于CORTEX-M3的OSD結構，采用CORTEX-M3內核架構的處理器芯片，在處理器芯片的內存中劃分出部分空間以存儲字符疊加內容，該空間中的內容與顯示終端疊加字符相對應，利用CORTEX-M3芯片中的直接存儲器存取DMA控制器將上述內存空間中的內容搬移到SPI接口，再由SPI接口輸出到顯示終端；CORTEX-M3芯片具有兩個SPI接口，行場信號通過CORTEX-M3芯片的外部中斷腳輸入到處理器芯片中，DMA控制器將存儲空間中的字符疊加內容分別發送到兩個SPI接口，而兩個SPI接口又分別對應兩個不同的模擬切換開關，其中一個模擬切換開關引入模擬視頻信號，而另一個模擬切換開關引入黑白電平網絡，同時使用兩個SPI接口對模擬切換開關進行切換，在顯示終端上完成OSD視頻輸出。

本發明還可以采用如下技術措施:

OSD顯示的開關切換分為三種狀態：（1）視頻黑點，（2）視頻白點，（3）視頻無黑白電平疊加，利用兩個字符點來顯示來表示一個視頻點的內容，當兩個字符點都處于顯示狀態時則表示為視頻黑點，當兩個字符點中只有一個處于顯示狀態時則表示為視頻白點，當兩個字符點都未處于顯示狀態時則表示為視頻無黑白電平疊加。

本發明具有的優點和積極效果是:

本發明的基于CORTEX-M3的OSD結構中，采用基于CORTEX-M3內核的單芯片同時實現了前端球機控制以及OSD字符的實現，在原有CPU負荷不增加的基礎上，通過DMA功能實現OSD，DMA所做的搬運是從存儲字符疊加內容的內存空間到SPI，然后SPI輸出疊加到屏幕上，基于DMA的SPI技術做為一個橋梁將存儲字符疊加內容的內存空間與屏幕一一對應起來。本發明的基于CORTEX-M3的OSD結構將視頻OSD疊加以及前端球機的控制整合到同一芯片中，通過單一的芯片實現了不同的控制功能，從而降低了生產成本。

附圖說明

圖1是本發明的基于CORTEX-M3的OSD結構的示意圖；

圖2是本發明的基于CORTEX-M3的OSD結構中的行場信號輸入的電路圖；