[發(fā)明專利]一種FPGA配置電路架構(gòu)

有效

• 申請?zhí)枺?/td>: 201110262577.6
• 申請日: 2011-09-06
• 公開（公告）號: CN102361451A
• 公開（公告）日: 2012-02-22
• 發(fā)明（設(shè)計）人: 張彥龍;劉增榮;李學武;王慜;郭晨光;陳雷;張帆;周濤;尚祖賓;孫華波
• 申請（專利權(quán)）人: 北京時代民芯科技有限公司;中國航天科技集團公司第九研究院第七七二研究所
• 主分類號: H03K19/177
• 分類號: H03K19/177
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

1.一種FPGA配置電路架構(gòu)，其特征在于包括：配置存儲器、配置中心、 分布式列地址譯碼器、幀數(shù)據(jù)寄存器、衍生寄存器、行控制電路和多路選擇器；

配置存儲器：用于存儲用戶的配置數(shù)據(jù)并且根據(jù)所述配置數(shù)據(jù)控制FPGA 內(nèi)的可編程邏輯電路實現(xiàn)用戶所設(shè)計的邏輯功能；所述配置存儲器被劃分為若 干行和若干列，每一列又進一步劃分為多個配置存儲單元矩陣；所述配置存儲 器采用行地址、列地址和輔地址來尋址定位配置存儲單元矩陣；所述輔地址為 所述配置存儲單元矩陣的地址；

分布式列地址譯碼器對所述列地址進行譯碼且所述配置存儲器的每一行中 都包含有一個分布式列地址譯碼器；

配置中心包括配置控制狀態(tài)機和行地址譯碼電路，其中，行地址譯碼電路 將譯碼得到的行地址送入所述行控制電路中，行控制電路根據(jù)得到的行地址控 制對那一行進行讀寫操作；所述配置控制狀態(tài)機產(chǎn)生控制信號控制幀數(shù)據(jù)寄存 器和衍生寄存器工作；所述幀數(shù)據(jù)寄存器用于對用戶的配置數(shù)據(jù)進行移位操作； 所述衍生寄存器在幀數(shù)據(jù)寄存器和由行地址、列地址和輔地址來尋址定位的配 置存儲單元矩陣之間進行數(shù)據(jù)鎖存和數(shù)據(jù)交換；

多路選擇器分布在行控制電路和配置存儲器之間，將數(shù)據(jù)總線選通至根據(jù) 輔地址所尋址定位的配置存儲單元矩陣；所述數(shù)據(jù)總線為配置中心、幀數(shù)據(jù)寄 存器、衍生寄存器、行控制電路和配置存儲器之間數(shù)傳用戶配置數(shù)據(jù)的總線。

2.根據(jù)權(quán)利要求1所述的一種FPGA配置電路架構(gòu)，其特征在于：所述 衍生寄存器和幀數(shù)據(jù)寄存器均包括多個數(shù)據(jù)寄存器組，且每個數(shù)據(jù)寄存器組可 寄存一個32位字。

3.根據(jù)權(quán)利要求1所述的一種FPGA配置電路架構(gòu)，其特征在于：所述 幀數(shù)據(jù)寄存器列地址和行地址均采用獨熱碼編碼。

4.根據(jù)權(quán)利要求1所述的一種FPGA配置電路架構(gòu)，其特征在于：所述 的配置存儲器的類型可以是易失存儲單元、非易失存儲單元或是它們的混合類 型。