[發明專利]一種三相諧波源

有效

• 申請號: 201110262138.5
• 申請日: 2011-09-06
• 公開（公告）號: CN102426345A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 吳偉宗
• 申請（專利權）人: 寧波偉吉電力科技有限公司
• 主分類號: G01R35/04
• 分類號: G01R35/04
• 代理公司: 浙江杭州金通專利事務所有限公司 33100
• 代理人: 徐關壽;趙芳

技術領域

本發明涉及一種三相諧波源。

背景技術

諧波電能表檢定裝置，是電力電能計量和測量領域不可或缺的設備。由于近年來，世界工業化的迅猛發展，電子電力設備廣泛應用，非線性負荷在電力系統中占有量逐年增加，電力系統電能質量問題日益嚴重。因此，國家電網加強了對諧波的治理和監管，并推出《國家電網公司電網電能質量技術監督規定》等一系列標準和政策。雖然，全國實力強勁的電能表生產廠家已陸續推出諧波電能表，但是，溯源工作無法展開，其關鍵在于市場上沒有一款完全符合國家規程要求的諧波電能表檢定裝置，而真正的技術難點在于三相數字諧波源。???

電能表檢定裝置發展至今，已經走了漫漫20年。數字信號源的出現，使電能表檢定裝置進入了一個質的飛躍，那就是電工式走向了電子式，后來發展到程控式，乃至現在的智能式。但是智能式并不完善，一般均達不到諧波源動態電能的要求。

一.基于ROM的數字信號源系統。這是第一代數字信號源系統，波形信號存放在ROM之中，其框圖見圖1：

這種形式，輸出幅值通過CPU控制D/A轉換器B實現；輸出波形，通過CPU控制掃描電路“讀”ROM而實現。正弦波形量化點（數據表格）存放在ROM單元中。其優點是簡單、可靠，抗干擾好。缺點是功能單一，指標低，在早期，仍不失為一種較好的信號源模式。

但是，隨著國家規程的提高，信號源的失真度要求更低，只能增加ROM單元容量，同時相應增加掃描輸出線數量；信號源幅值調節細度要求更高，只能增加D/A轉換器位數，10位到12位，甚至更高。這種形式硬件成本顯著增加，模塊面積也急劇增加，功能用到了極限。但使用還能滿足要求。

二.由于國家規程對檢定裝置功率因素要求的進一步提高，尤其在三相無功時對相位平衡的要求更為細膩，早期模式已不適合裝置的要求。它主要體現在ROM單元的表格是固定的，硬件掃描電路又不具有靈活性，移相受到了限制。于是，新的信號源模式產生了，見圖2：基于上位機（PC機）的數字信號源系統。這是第二代數字信號源系統。波形信號直接由上位機（主要是PC機）產生。產生的數字波形信號，通過通信接口傳送給微處理器，微處理器再把數據存放在可再寫的RAM中。輸出波形相當靈活，由于PC機運算能力極強，基本能滿足各種常規試驗的要求。但是，其缺點依然存在，它主要表現在：1、通信速度緩慢，倘若要提高信號源精度，通信數據量將成倍增加；2、工作實時性能差，無法滿足規程要求的特殊電壓、電流試驗。

三、從提高工作效率及系統實時性的要求兩方面考慮，并且為滿足諧波電能表動態電能的要求，基于DSP或FPGA的數字信號源系統應運而生，這是第三代數字信號源系統，它廣泛應用于較為先進的電能表檢定裝置之中，其工作框圖如圖3所示。數字信號處理(Digital?Signal?Processing，簡稱DSP)?和現場可編程門陣(Field?Programmable?Gate?Array?簡稱FPGA)，近年來發展迅速，均適合高速數據運算，它的運算能力不是單片機所能比擬的。在數字信號源系統中，它可以實時運算，并迅速送出相應數據。產生正弦波形或諧波波形極為靈活，能滿足輸出各種試驗波形的要求。

但是它依然存在不足的地方：1.可靠性差。它的工作頻率很高，線路板布線要求很高，在工業應用場合，極易受到干擾，使程序跑飛或溢出，這是致命的弱點。2.硬件成本高。高速DSP或FPGA價格昂貴，16位D/A轉換器價格也不菲，外接晶振價格也很高，穩定性是主要指標。3.在諧波電能表裝置中使用的話，如果要求輸出更多的諧波次數或更低的波形失真度，計算量都將顯著增加，速度依然會變慢。每次波形的改變，如移相，將重新計算輸出波形，工作效率逐漸下降。

發明內容

為了克服現有諧波源可靠性差、硬件成本較高、工作效率較低的不足，本發明提供一種可靠性高、硬件成本較低、工作效率較高的三相諧波源。

本發明解決其技術問題的技術方案是：一種三相諧波源，包括用于寫入波形數據的單片機，還包括雙端口并口RAM，該雙端口并口RAM具有數據輸入口、數據輸出口、地址輸入口、地址掃描口，所述雙端口并口RAM的數據輸入口、地址輸入口與所述的單片機連接；

還包括用于控制輸出波形頻率的硬件時鐘、鎖相環模塊，所述的硬件時鐘與所述的鎖相環模塊連接，還包括用于對雙端口并口RAM進行實時掃描的16位并口CPLD計數掃描模塊，所述的16位并口CPLD計數掃描模塊與所述的鎖相環模塊交互連接，所述的16位并口CPLD計數掃描模塊還與所述的雙端口并口RAM的地址掃描口連接；