[發明專利]一種模擬本地總線進行板級管理的方法和裝置

有效

• 申請號: 201110261595.2
• 申請日: 2011-09-06
• 公開（公告）號: CN102446132A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 程鴻博;陳一山;章波
• 申請（專利權）人: 邁普通信技術股份有限公司
• 主分類號: G06F11/34
• 分類號: G06F11/34
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及數據通信領域，尤其涉及一種模擬本地總線進行板級管理的方法和裝置。

背景技術

通信類設備形態多種多樣，從單功能主板的臺式設備到支持多類型功能卡的機架式設備等。這些功能卡(板)依據承擔處理任務的不同，其實現復雜度有很大差異，但通常情況下，功能卡(板)上均設計有嵌入式CPU(專用CPU或承擔該管理任務的多用途CPU)進行板級日常管理，比如功能卡(板)的標識(ID)信息處理、熱重啟處理、受管理外設(device)的控制、工作狀態指示等，同時CPU也需要連接非易失類存儲器來存放運行用的啟動(boot)程序和應用程序。

對于通信類設備常用的嵌入式CPU器件，通常情況下均支持常用串行和并行接口總線，以方便CPU與盡量多種類外設的無縫連接，如串行類接口總線：FE/GE、PCIE(PCI-Express)、通用異步接收/發送接口(UART，Universal?Asynchronous?Receiver/Transmitter)、通用串行總線(USB)、I2C(Inter-Integrated?Circuit)、串行外設接口(SPI，Serial?Peripheral?Interface)、通用輸入輸出接口(GPIO)等。串行類接口總線：本地總線(local_bus)、動態隨機存儲器(DRAM)接口等，這些接口的傳統使用方法一般是：

(1)高速類接口：FE/GE和PCIE等，用于主數據通信；

(2)UART和USB用于設備的對外配置/管理通信；

(3)DRAM接口為專用接口，連接CPU系統的內存單元；

(4)本地總線為CPU用途最多的本地總線，也是承擔板級管理最常用的外部總線。圖1為本地總線的典型應用示意圖。處理器101具有本地總線接口106，通過本地總線104連接啟動程序閃存(FLASH)102、應用程序閃存103和復雜可編程邏輯器件(CPLD，Complex?Programmable?Logic?Device)105，CPLD?105里面通常會設計一組用戶自定義的、反映功能卡(板)硬件相關信息的寄存器，同時還負責把功能卡(板)上眾多的離散信號(需要管理CPU監控、控制)映射成寄存器方式，以進行功能卡(板)的板級管理。

隨著現代通信設備的處理能力越來越強大，功能卡(板)的業務處理復雜度越來越高，一些情形下必須使用專用的多核處理器才能滿足業務要求，這類多核處理器因為專注于數據業務的高速深度處理，其芯片支持的對外接口偏重于高速數據接口和低速串型類接口，不再支持本地總線這樣的低速并型類本地總線，從而使得使用該類多核處理器的功能卡(板)的板級管理非常困難。

針對上述情況，目前業內普遍的做法仍以附加一專用管理CPU專用做功能卡(板)的板級管理，雖然可良好繼承原有的功能卡(板)板級管理定義和相應軟件模塊，但將多付出客觀的材料成本。

發明內容

本發明提供了一種模擬本地總線進行板級管理的方法和裝置，不使用附加的專用管理CPU，仍可良好繼承原有的功能卡(板)板級管理定義和相應軟件模塊。

本發明實施例提供一種模擬本地總線進行板級管理的方法，包括如下步驟：

A、選擇功能卡或功能板上的處理器的1組通用輸入輸出接口GPIO，將所述GPIO的引腳定義為本地總線的功能分組，所述功能分組包括數據總線、地址總線和控制信號；

B、依據在處理器上選定的GPIO引腳及定義的功能分組，按照本地總線的時序編寫專用驅動程序，并把該驅動程序定義為專用仿真驅動程序模塊；

C、處理器運行的除專用仿真驅動程序模塊之外的其它軟件模塊通過調用該專用仿真驅動程序模塊的應用程序接口，訪問所述GPIO上連接的管理外設，以實現處理器對功能卡或功能板的運行管理。

較佳地，所述處理器為多核或單核處理器。

較佳地，步驟A所選擇的處理器的GPIO引腳為所述處理器物理位置上相鄰的GPIO引腳。

較佳地，所述數據總線占用8個、16個、或32個引腳，所述地址總線占用8個引腳；

所述控制信號占用4個引腳，這4個引腳分別為片選信號、讀/寫控制信號、使能信號和時鐘信號。

較佳地，所述時鐘信號的頻率范圍為1MHz至60MHz。

較佳地，步驟B包括：

B1、設置用于模擬本地總線的GPIO功能寄存器；