[發(fā)明專利]堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法

無效

• 申請?zhí)枺?/td>: 201110261046.5
• 申請日: 2011-09-05
• 公開（公告）號(hào): CN102983122A
• 公開（公告）日: 2013-03-20
• 發(fā)明（設(shè)計(jì)）人: 張宏迪;林泰宏
• 申請（專利權(quán)）人: 聯(lián)詠科技股份有限公司
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065;H01L23/535;H01L21/98
• 代理公司: 深圳新創(chuàng)友知識(shí)產(chǎn)權(quán)代理有限公司 44223
• 代理人: 江耀純

技術(shù)領(lǐng)域

本發(fā)明涉及一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，特別涉及一種利用硅穿孔實(shí)現(xiàn)的堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

液晶屏幕(Liquid?Crystal?Display，LCD)具有外型輕薄、低電源消耗以及低輻射等特性，已被廣泛地應(yīng)用在計(jì)算機(jī)系統(tǒng)、移動(dòng)電話、個(gè)人數(shù)碼助理(PDA)、數(shù)碼相機(jī)及平板計(jì)算機(jī)等資訊產(chǎn)品上。一般而言，液晶屏幕的驅(qū)動(dòng)芯片(Driving?chip)一般利用玻璃覆晶(Chip?on?Glass，CoG)封裝技術(shù)將驅(qū)動(dòng)芯片直接安裝至顯示器的玻璃基板上，以縮小所需電路面積。

請參考圖1A及圖1B，圖1A及圖1B分別為現(xiàn)有一半導(dǎo)體封裝結(jié)構(gòu)10的剖面示意圖及俯視示意圖。半導(dǎo)體封裝結(jié)構(gòu)10用來實(shí)現(xiàn)一單芯片式驅(qū)動(dòng)芯片，其將液晶屏幕的驅(qū)動(dòng)電路(Driving?Circuit)和靜態(tài)隨機(jī)存取內(nèi)存(Static?Random?Access?Memory，SRAM)電路以相同半導(dǎo)體制程設(shè)計(jì)于一布局區(qū)塊100中，并通過凸塊BMP1～BMPn對外交換信號(hào)。此設(shè)計(jì)造成半導(dǎo)體封裝結(jié)構(gòu)10面積尺寸較大(即圖1B中的一芯片高度Y1過大)，并造成制程過程中一片晶圓(wafer)可切割的芯片(chip)數(shù)目較少，故產(chǎn)品出貨數(shù)量會(huì)受限于半導(dǎo)體廠于該半導(dǎo)體制程所能提供的產(chǎn)能，無法滿足客戶訂單須求。此外，單一布局區(qū)塊100同時(shí)包括驅(qū)動(dòng)電路和內(nèi)存電路，因此設(shè)計(jì)上電路復(fù)雜度高，也可能造成制程良率較低。再者，布局區(qū)塊100尺寸較大，內(nèi)部金屬布線長度難以有效縮短、電阻值也難以降低，造成傳輸速度較慢、寄生電容及耗電等問題。

因此，現(xiàn)有單一布局區(qū)塊的設(shè)計(jì)方式不僅占據(jù)相當(dāng)大的面積，對于追求將驅(qū)動(dòng)芯片的面積、耗電量最小化、并同時(shí)提高良率、傳輸速度的業(yè)界來說，實(shí)有改進(jìn)的必要。

發(fā)明內(nèi)容

因此，本發(fā)明的主要目的即在提供一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。

為達(dá)成上述目的，本發(fā)明公開一種堆迭式半導(dǎo)體封裝結(jié)構(gòu)，用于一堆迭式芯片。該堆迭式半導(dǎo)體封裝結(jié)構(gòu)包括一第一半導(dǎo)體芯片，包括一金屬層；一硅穿孔結(jié)構(gòu)，貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層；一重布線路層，形成于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及一第二半導(dǎo)體芯片，設(shè)置于該第一半導(dǎo)體芯片之上，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。

為達(dá)成上述目的，本發(fā)明還公開一種形成用于一堆迭式芯片的一堆迭式半導(dǎo)體封裝結(jié)構(gòu)的方法。形成該堆迭式半導(dǎo)體封裝結(jié)構(gòu)的方法，包括有形成包括有一金屬層的一第一半導(dǎo)體芯片；形成一硅穿孔結(jié)構(gòu)，其貫穿該第一半導(dǎo)體芯片的一上表面，并電連接至該金屬層；形成一重布線路層，其位于該第一半導(dǎo)體芯片的該上表面，并電連接至該硅穿孔結(jié)構(gòu)；以及于該第一半導(dǎo)體芯片之上，形成一第二半導(dǎo)體芯片，并通過該重布線路層，連接至該第一半導(dǎo)體芯片。

附圖說明

圖1A為現(xiàn)有一堆迭式芯片的剖面示意圖。

圖1B為圖1A中堆迭式芯片的俯視示意圖。

圖2A為依據(jù)一實(shí)施例的一堆迭式芯片的剖面示意圖。

圖2B為圖2A中堆迭式芯片的俯視示意圖。

圖3為依據(jù)一實(shí)施例一流程的示意圖。

其中，附圖標(biāo)記說明如下：

10、20????????????????????????半導(dǎo)體封裝結(jié)構(gòu)

100???????????????????????????布局區(qū)塊

200???????????????????????????第一半導(dǎo)體芯片

202???????????????????????????第二半導(dǎo)體芯片

BMP₁～BMP_n、BMP_L₁～BMP_L_m、??凸塊

BMP_U₁～BMP_U_n

206???????????????????????????金屬層

208???????????????????????????硅穿孔

210???????????????????????????重布線路層

214???????????????????????????封裝材料

具體實(shí)施方式