[發明專利]一種基于FPGA的車輛振動信號濾波裝置

有效

• 申請號: 201110259001.4
• 申請日: 2011-09-02
• 公開（公告）號: CN102394591A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: 趙祥模;楊瀾;惠飛;史昕;雷濤;劉占文;余騰
• 申請（專利權）人: 長安大學
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 西安恒泰知識產權代理事務所 61216
• 代理人: 李鄭建;史玫

技術領域

本發明涉及噪聲消除裝置，具體涉及一種車載噪聲背景下的車輛振動信號的濾波裝置。

背景技術

危險品車輛行駛狀態數據即車輛振動信號采集的準確性和精確性是車輛姿態數據融合分析獲得可靠性結果的前提條件。常用加速度傳感器對車輛的俯仰、橫滾角度與三個方向的加速度信號對車輛姿態進行判定，在車載環境下，加速度傳感器在測量過程中由于機械轉子容易漂移和受到其它激振源干擾等原因，真實振動信號往往受到嚴重的干擾，如果直接使用這種振動信號會對后續分析產生較大誤差，給最終的數據分析決策帶來很大困難，所以需要先對振動信號進行濾波降噪處理。

車載環境下加速度傳感器的干擾信號來源多樣且為非平穩信號，在實際工程中經常用到的低通濾波器對此類信號的處理卻無能為力。由于車輛內部各部分的固有頻率不同，在行駛中車輛由于路面不平、發動機振動、車輪滾動的周期振動和傳動系統的不平衡造成的激勵。所以，這個實際信號是一個含噪聲的非平穩振動信號。由于車輛的振動信號主要集中在低頻部分，噪聲分布有低頻和高頻部分，并且存在非平穩性和隨機性，很難以用傳統方法來解決有用信號的提取。若低通濾波器太寬，則在濾波器后，信號仍存在有大量噪聲；若低通濾波器太窄，則將一部分有用信號認為是噪聲被濾掉。

目前的濾波方法都是采用軟件或者DSP等硬件實現的，由于軟件速度慢，對實時信號進行處理比較困難，DSP芯片功耗大，處理能力受到主頻的限制等，在處理速度和抗干擾性能方面不能滿足系統高速、實時的需求。

發明內容

針對上述現有技術存在的缺陷或不足，本發明的目的在于提供一種基于FPGA的車輛振動信號的濾波裝置，該裝置是基于FPGA的L階FIR濾波裝置。

為實現上述技術任務，本發明采取如下的技術方案：

一種基于FPGA的車輛振動信號濾波裝置，其特征在于：該裝置包括第一寄存器、第二寄存器、第三寄存器、減法器、變步長因子計算電路和濾波器；參考噪聲信號x(n)接入第一寄存器的輸入端緩存，含噪振動信號d(n)接入第二寄存器的輸入端緩存，第一寄存器的將緩存后的參考噪聲信號x(n)輸出至濾波器的一個輸入端，減法器輸出的誤差信號e(n-1)分別接入第三寄存器的輸入端、濾波器的第二輸入端和變步長因子計算電路的輸入端，變步長因子計算電路的輸出信號變步長因子μ(n-1)接入濾波器的第三輸入端，第二寄存器將緩存后的含噪振動信號d(n)輸入至減法器一個輸入端，濾波器輸出的濾波后的參考噪聲信號y(n)接入減法器的另一輸入端，第三寄存器輸出濾波處理后的車輛振動信號；

其中：d(n)為n時刻的含噪振動信號，x(n)為n時刻的參考噪聲信號，e(n-1)為(n-1)時刻的誤差信號，μ(n-1)為(n-1)時刻濾波器的變步長因子，初始時刻減法器與變步長因子計算電路的輸出均為0，即e(1)＝0，μ(1)＝0；

所述變步長因子計算電路由乘法器1、乘法器2、乘法器3、加法器1、減法器1、除法器1和分頻器構成實現變步長因子μ(n-1)的計算；

該μ(n-1)的計算公式如下：

μ(n-1)=0.08(1-1100×e2(n-1)+1)]]>

所述分頻器由計數器、比較器1、比較器2、反相器和D觸發器1構成，該分頻器對FPGA平臺時鐘進行8分頻后，為除法器1提供觸發時鐘；所述計數器的輸出端與比較器1的輸入端和比較器2的輸入端連接，所述比較器1的輸出端與反相器的輸入端連接，所述反相器的輸出端與D觸發器1的ce管腳連接，所述比較器2的輸出端與D觸發器1的d管腳連接，所述比較器1的輸出端與計數器的clr管腳連接，D觸發器1的輸出端與除法器1連接；