[發明專利]離子治癌加速器數字電源調節系統及調節方法

有效

• 申請號: 201110258654.0
• 申請日: 2011-09-04
• 公開（公告）號: CN102361394A
• 公開（公告）日: 2012-02-22
• 發明（設計）人: 王榮坤;陳又新;閆懷海;黃玉珍;高大慶;周忠祖;趙江;吳鳳軍;燕宏斌;張華劍;馮秀明
• 申請（專利權）人: 中國科學院近代物理研究所
• 主分類號: H02M1/08
• 分類號: H02M1/08
• 代理公司: 蘭州振華專利代理有限責任公司 62102
• 代理人: 張真

技術領域

本發明涉及一種基于NiosII雙核的離子治癌加速器數字電源調節系統，可以適用于離子治癌加速器多種拓撲類型的高精度數字電源脈沖和直流運行方式。

背景技術

離子治癌加速器依靠二極鐵、四極鐵等磁鐵透鏡實現對束流的控制，磁鐵對電源的運行方式為脈沖和直流兩種。數字電源的脈沖運行要求電源能按照給定波形輸出，并能在任意波形間切換，而對于波形的給定，為了較少數據輸出量，一般是從遠程計算機向數字電源控制板傳輸一個點間隔較大的波形，因此電源在輸出前，需要將這個波形插值成點間隔較小的波形；在數字電源的脈沖輸出過程中需要不斷地向數字電源調節器更新給定電流值。波形傳輸、波形插值、給定更新以上這些操作，都需要獨占cpu時間，一般的數字電源調節系統無法滿足數字電源對于脈沖運行的要求。

發明內容

本發明針對現有技術存在的問題，提供了一種以Altera?Cyclone?II?EP2C70?FPGA（Field－Programmable?Gate?Array?,即現場可編程門陣列）數字電路板為硬件平臺，在Q通用異步接收/發送裝置（UART）us?II集成開發環境下，使用SOPC?builder工具，搭建含有兩個Nios?II?cpu的可編程片上系統，在此可編程片上系統上分別對兩個Nios?II?cpu進行軟件編程實現離子治癌加速器數字電源在脈沖和直流工作方式下的控制的離子治癌加速器數字電源調節系統。

為了實現上述目的，本發明專利采用以下技術方案：一種離子治癌加速器數字電源調節系統，包括FPGA芯片，還包括作為非易失存儲器件存放基于可編程片上系統編寫的上層軟件程序Flash模塊、作為上層軟件程序運行時的內存單元同步動態隨機存儲器、同步靜態隨機存取存儲器、系統的調試接JTAG接口、用以實現FPGA芯片與遠程計算機的網絡通信的以太網芯片、用以接收光纖信號的光纖接收器、用以實現FPGA芯片的串行通信的通用異步接收/發送裝置串行通信設備和串行存貯器、將數字電源的輸出電流或電壓轉換成數字量送入FPGA芯片的ADC模數轉換器、將FPGA芯片內數字電源的中間變量轉換成模擬量輸出的DAC數模轉換器均與FPGA芯片的管腳相連；還包括通用電源故障保護信號輸入通道模塊和脈寬調制信號輸出通道模塊直接連至FPGA芯片的通用管腳，脈沖寬度調制信號輸出通道模塊通過輸出一定占空比的脈沖寬度調制信號控制絕緣柵雙極型晶體管的開通和關斷，使電源輸出給定的電流值。

進一步，所述的FPGA芯片的型號為美國Altera公司的Cyclone?II?EP2C70。

進一步，同步動態隨機存儲器按照地址靜態劃分為以下存儲區域，包括數據更新標志、高精度數字調節器參數區、直流區、256個脈沖波形區、2個插值給定區、2個中間變量區、當前給定波形地址、下一給定波形地址、當前給定波形長度、下一給定波形長度、接收緩存區。

進一步，所述的FPGA芯片上系統分為通信域和調節域；

所述的通信域包括第一Nios?II?cpu，以太網控制器、通用異步接收/發送裝置核通過第一Avalon總線連接至第一Nios?II?cpu；第一Nios?II?cpu通過以太網控制器來控制FPGA硬件平臺上以太網芯片，通過通用異步接收/發送裝置核來控制FPGA硬件平臺上的通用異步接收/發送裝置串行通信設備；

所述的調節域包括第二Nios?II?cpu，第二定時器、第二看門狗定時器通過第二Avalon總線連接至第二Nios?II?cpu，其中第二Nios?II?cpu通過第二Avalon總線控制與之相連接的第二定時器；第二看門狗定時器，監控主程序的運行?，防止程序發生死循環。

進一步，所述的通信域還包括第一定時器、第一看門狗定時器、時鐘鎖相環、邊界掃描通用異步收發傳輸器通過第一Avalon總線連接至第一Nios?II?cpu；第一定時器作為在可編程片上系統上移植嵌入式操作系統的系統時鐘；邊界掃描通用異步收發傳輸器為同步系統的調試接口；時鐘鎖相環分頻出的時鐘通過第一Avalon總線提供給第一Nios?II?cpu以及其他組件；第一看門狗定時器，監控主程序的運行?，防止程序發生死循環。