[發明專利]高阻抗網絡

有效

• 申請號: 201110258308.2
• 申請日: 2011-09-02
• 公開（公告）號: CN102386875A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 安德魯·M·喬丹;哈維耶·雅撒;史蒂文·M·沃斯汀
• 申請（專利權）人: 飛兆半導體公司
• 主分類號: H03H7/38
• 分類號: H03H7/38
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 呂雁葭

1.一種集成電路，包括：

網絡，所述網絡包括：

在第一和第二節點之間耦合的反并聯二極管對，所述反并聯二極管對包括：具有P+/N_WELL結的第一二極管；和具有N+/P_WELL結的第二二極管；

其中第一和第二二極管具有公共襯底。

2.如權利要求1的集成電路，其中第一二極管包括具有N_WELL的PMOS晶體管。

3.如權利要求2的集成電路，其中所述PMOS晶體管的漏極和所述N_WELL耦合到第二節點。

4.如權利要求2的集成電路，其中所述PMOS晶體管的源極耦合到第一節點。

5.如權利要求2的集成電路，其中所述PMOS晶體管的柵極耦合到電源電壓。

6.如權利要求1的集成電路，其中第二二極管包括具有P_WELL的NMOS晶體管。

7.如權利要求6的集成電路，其中所述NMOS晶體管包括配置為將襯底與所述NMOS晶體管的P_WELL隔離開的隔離阱。

8.如權利要求7的集成電路，其中所述NMOS晶體管的源極和所述P_WELL耦合到第二節點。

9.如權利要求7的集成電路，其中所述NMOS的漏極耦合到第一節點。

10.如權利要求1的集成電路，其中所述襯底包括藍寶石上硅SOS襯底。

11.如權利要求1的集成電路，其中所述襯底與第一二極管的N_WELL之間的界面提供配置為在第二節點和電源之間耦合的第一寄生二極管。

12.如權利要求11的集成電路，其中所述襯底與第二晶體管的隔離阱之間的界面提供配置為在第二節點和電源基準之間耦合的第二寄生二極管。

13.如權利要求12的集成電路，其中所述二極管的隔離阱與第二二極管的P_WELL之間的界面提供配置為在電源和電源基準之間耦合的第三寄生二極管。

14.一種制造集成電路的方法，所述方法包括：

在公共襯底上提供包括P+/N_WELL界面的第一二極管結和包括N+/P_WELL界面的第二二極管結；和

以反并聯二極管對配置來耦合第一和第二二極管結以形成第一高阻抗網絡。

15.如權利要求14的方法，其中提供第一二極管結包括使用具有P+/N_WELL界面的PMOS晶體管。

16.如權利要求14的方法，其中提供第二二極管結包括使用具有N+/P_WELL界面的NMOS晶體管。

17.如權利要求14的方法，其中提供第一二極管結包括提供具有P+/N_WELL界面的PMOS晶體管，以及提供第二二極管結包括提供具有N+/P_WELL界面的NMOS晶體管。

18.如權利要求14的方法，其中在公共襯底上提供第一和第二二極管結包括在公共的藍寶石上硅SOS襯底上提供第一和第二二極管結。

19.如權利要求18的方法，其中在SOS襯底上提供第一和第二二極管結包括利用具有P+/N_WELL界面的PMOS晶體管提供第一二極管結，以及利用具有N+/P_WELL界面的NMOS晶體管提供第二二極管結。

20.如權利要求14的方法，包括：

提供與第一高阻抗網絡實質上相同的第二高阻抗網絡；

將第一高阻抗網絡耦合在放大器的第一輸入和共模電源輸入之間；和

將第二高阻抗網絡耦合在所述共模電源輸入和所述放大器的第二輸入之間。

21.如權利要求20的方法，其中提供第二高阻抗網絡包括：在第一高阻抗網絡的公共襯底上提供第二高阻抗網絡。