[發明專利]非埋層的雙深N型阱高壓隔離N型LDMOS及制造方法有效
| 申請號: | 201110258142.4 | 申請日: | 2011-09-02 |
| 公開(公告)號: | CN102983161A | 公開(公告)日: | 2013-03-20 |
| 發明(設計)人: | 劉劍;段文婷;孫堯;陳瑜;陳華倫 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非埋層 高壓 隔離 ldmos 制造 方法 | ||
技術領域
本發明涉及半導體集成電路領域,特別涉及一種非埋層的雙深N型阱高壓隔離N型LDMOS。本發明還涉及所述非埋層的雙深N型阱高壓隔離N型LDMOS的制作方法。
背景技術
高壓隔離N型LDMOS器件由于設計靈活,而且比導通電阻(Rdson)低,響應速度快等優點,大量地應用在電源管理芯片設計中。隔離N型LDMOS器件與普通N型LDMOS器件相比,在其P型阱(P?body)區域下會進行深N型阱(Deep?N?well,DNW)注入,如圖1所示,以作為隔離用途。所以,隔離N型LDMOS的源極(Source,N+)和P型阱引出端(Bulk)所允許連接的電位可在0電位(ground)和漏極(Drain)所加載的電位(一般為Vdd,線路最高電位)之間浮動。而普通N型LDMOS器件其源極(Source,N+)和P型阱引出端(Bulk)只能允許接0電位(與P型襯底電位相一致)。因此,隔離N型LDMOS器件設計較為靈活,用途廣泛。但是,這種深N型阱(Deep?N?well,DNW)隔離P型阱(P?body)區域的結構給高壓隔離N型LDMOS器件的研發帶來很大的困難,如圖1所示,區域1是垂直方向上的PNP(P?body-DNW-P型襯底)結構,區域2是高壓器件漏極擴展區(drain?drift)用以滿足器件耐壓需求,在考慮高壓器件漏極擴展區(drain?drift)滿足器件耐壓需求的同時,還要保證垂直方向上的PNP(P?body-DNW-P型襯底)的穿通問題。
現有的工藝基本上是采用深推阱(thermal?drive-in)的工藝方法,使深N型阱(Deep?N?well,DNW)在垂直方向上盡量深來確保PNP(P?body-DNW-P型襯底)的穿通。但是,由于深N型阱(Deep?N?well,DNW)也涵蓋用于滿足器件耐壓需求的高壓器件漏極擴展區(drain?drift),所以,在確保垂直方向上的PNP(P?body-DNW-P型襯底)的穿通問題的同時,過深的N型阱會導致器件漏極擴展區無法全耗盡(fully?deplete),器件的耐壓只能依靠延長該區域的橫向尺寸來滿足。而橫向尺寸的增加直接會導致比導通電阻(Rdson)大幅增加,器件性能變差,并且器件的耐壓要求越大,比導通電阻(Rdson)劣化越明顯,這是目前高壓隔離N型LDMOS器件的設計難點所在。
針對這種情況,現有的專利技術大多采用N型埋層+外延的工藝方法來滿足器件在垂直方向上的PNP(P?body-DNW-P型襯底)的穿通要求,同時,采用Resurf(Reduced?surface?field)的方法來進行器件漏極擴展區的設計以達到器件的耐壓與比導通電阻(Rdson)的優化,從而提升器件性能。但是,這樣的方法又導致成本大幅增加。
發明內容
本發明要解決的技術問題是提供一種非埋層的雙深N型阱高壓隔離N型LDMOS,可以同時解決垂直方向上的PNP穿通問題和橫向漏極擴展區的耐壓與比導通電阻的優化問題;為此,本發明還提供一種所述非埋層的雙深N型阱高壓隔離N型LDMOS的制造方法。
為解決上述技術問題,本發明的非埋層的雙深N型阱高壓隔離N型LDMOS,在P型硅襯底上具有第一深N阱,第一深N阱中具有P阱和多個隔離結構;第一深N阱之上為柵極,柵極一端位于P阱之上,另一端位于隔離結構之上;第一深N阱中具有N型重摻雜區,N型重摻雜區作為LDMOS器件的漏極,P阱中具有N型重摻雜區,N型重摻雜區作為LDMOS器件的源極;P阱下方具有一個第二深N型阱,N型重摻雜區下方具有一個第三深N型阱,所述第二、第三深N型阱的深度和注入濃度大于第一深N阱的深度和注入濃度。
進一步地,所述LDMOS的四周有隔離環結構,所述隔離環結構由P型摻雜區和P阱組成,隔離環結構的底部與P型硅襯底相接觸。
進一步地,所述深N阱中具有保護環,所述保護環為N型摻雜區。
進一步地,所述P阱中具有引出端,所述引出端為P型摻雜區。
本發明還提供所述非埋層的雙深N型阱高壓隔離N型LDMOS的制造方法,包括如下步驟:
第1步,在P型硅襯底中通過離子注入形成第二、第三深N型阱,注入離子為磷,注入能量為1500KeV~2000KeV,注入劑量為6E12cm-2~1E13cm-2,并在1150℃~1200℃的溫度范圍內進行5小時~10小時的深推井工藝;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110258142.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種基于動態跨域安全令牌的云資源訪問控制方法
- 下一篇:一種液晶顯示器
- 同類專利
- 專利分類





