[發明專利]與CMOS工藝兼容的硅納米線器件的制作方法

有效

• 申請號: 201110257393.0
• 申請日: 2011-09-01
• 公開（公告）號: CN102969222A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 曹永峰
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種與CMOS工藝兼容的硅納米線器件的制作方法，包括以下步驟：

在襯底上形成硅納米線、源/漏區，所述硅納米線和所述源/漏區相連；

沉積無定形碳層以覆蓋所述硅納米線和源/漏區；

在無定形碳層上形成第一鈍化層；

采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及連通至金屬焊墊的接觸孔；

采用干法刻蝕工藝，去除硅納米線上方的第一鈍化層，停留在無定形碳層上；

采用灰化工藝，去除硅納米線上方的無定形碳層，暴露出硅納米線。

2.根據權利要求1所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：所述在襯底上形成硅納米線、源/漏區的步驟具體包括：

采用熱氧化方法，在襯底上形成二氧化硅層，在二氧化硅層上沉積多晶硅層并進行輕摻雜；

對所述多晶硅層采用光刻、刻蝕工藝，形成硅納米線和源/漏區；

采用熱氧化方法，在硅納米線和源/漏區表面上形成氧化膜。

3.根據權利要求2所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：在采用光刻、刻蝕工藝，形成硅納米線和源/漏區的步驟后，還包括采用光刻以及離子注入工藝對源/漏區進行重摻雜。

4.根據權利要求1所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：所述采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟包括沉積第一氧化層，采用光刻、刻蝕形成通孔，在通孔內填充金屬形成金屬層，對金屬層進行光刻、刻蝕形成金屬焊墊，在金屬焊墊上沉積第二氧化層及第二鈍化層，采用光刻、刻蝕形成接觸孔。

5.根據權利要求4所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：在采用標準CMOS工藝，在源/漏區上依次形成金屬焊墊及接觸孔的步驟后，還包括采用干法刻蝕工藝，去除硅納米線上方的第二鈍化層和第二氧化層，刻蝕停止在第一鈍化層上。

6.根據權利要求1所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：所述金屬焊墊為鋁焊墊。

7.根據權利要求1所述的與CMOS工藝兼容的硅納米線器件的制作方法，其特征在于：所述硅納米線和源/漏區的形成采用反應離子刻蝕。