[發明專利]分柵式閃存制造方法

有效

• 申請號: 201110257373.3
• 申請日: 2011-09-01
• 公開（公告）號: CN102270608A
• 公開（公告）日: 2011-12-07
• 發明（設計）人: 于世瑞;顧靖;張雄;張博
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種分柵式閃存制造方法，其特征在于包括：

在半導體襯底上布置間隔設置的源極區域和漏極區域；

在半導體襯底上布置第一多晶硅層；

在第一多晶硅層上布置第二多晶硅層；

刻蝕所述第二多晶硅層以形成第一控制柵和第二控制柵；

在所述第一控制柵和所述第二控制柵上分別并排地布置有第一氮化硅區、第一隔離區和第二氮化硅區、第二隔離區。

2.根據權利要求1所述的分柵式閃存制造方法，其特征在于，

在所述第一隔離區、所述第二多晶硅層上以及所述第二隔離區、所述第二多晶硅層上分別生長第一氮化硅層、第一犧牲層和第二氮化硅層、第二犧牲層；

利用所述第一氮化硅層、第一犧牲層和所述第二氮化硅層、第二犧牲層作為掩膜刻蝕所述第一多晶硅層以形成第一浮柵和第二浮柵；

去除所述第一犧牲層和所述第二犧牲層，從而使得所述第一氮化硅層和所述第二氮化硅層分別在第一浮柵和第二浮柵并排布置的方向上未完全覆蓋第一浮柵和第二浮柵。

3.根據權利要求1或2所述的分柵式閃存制造方法，其特征在于，

在所述源極區域和漏極區域之間沉積字線。

4.根據權利要求1或2所述的分柵式閃存制造方法，其特征在于，

在所述源極區域和漏極區域之間先沉積氧化硅層再沉積字線。

5.根據權利要求1或2所述的分柵式閃存制造方法，其特征在于，去除所述第一犧牲層和所述第二犧牲層的步驟包括對所述第一犧牲層和所述第二犧牲層進行選擇性刻蝕，從而使得所述第一氮化硅層和所述第二氮化硅層分別在第一浮柵和第二浮柵并排布置的方向上未覆蓋第一浮柵和第二浮柵的長度不大于200A。

6.根據權利要求1所述的分柵式閃存制造方法，其特征在于還包括：

在所述第一隔離區、所述第二多晶硅層上以及所述第二隔離區、所述第二多晶硅層上分別生長第一氮化硅層和第二氮化硅層；

利用所述第一氮化硅層和所述第二氮化硅層作為掩膜刻蝕所述第一多晶硅層以形成第一浮柵和第二浮柵；

刻蝕所述第一氮化硅層和所述第二氮化硅層，從而使得所述第一氮化硅層和所述第二氮化硅層分別在第一浮柵和第二浮柵并排布置的方向上未完全覆蓋第一浮柵和第二浮柵。

7.根據權利要求1或6所述的分柵式閃存制造方法，其特征在于還包括：

在所述源極區域和漏極區域之間沉積字線。

8.根據權利要求1或6所述的分柵式閃存制造方法，其特征在于還包括：

在所述源極區域和漏極區域之間先沉積氧化硅層再沉積字線。

9.根據權利要求1或6所述的分柵式閃存制造方法，其特征在于，刻蝕所述第一氮化硅層和所述第二氮化硅層的步驟包括對第一氮化硅層和所述第二氮化硅層進行濕法刻蝕，從而使得所述第一氮化硅層和所述第二氮化硅層分別在第一浮柵和第二浮柵并排布置的方向上未覆蓋第一浮柵和第二浮柵的長度不大于200A。