[發明專利]半導體存儲器件及其操作方法

有效

• 申請號: 201110254528.8
• 申請日: 2011-08-31
• 公開（公告）號: CN102385926A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 具旼奎
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/12
• 分類號: G11C16/12
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種存儲器件，包括：

模塊開關，所述模塊開關用于響應于模塊選擇信號來從全局線向與存儲器單元陣列相連接的局部線傳送第一電壓；以及

負電壓傳送電路，所述負電壓傳送電路被配置為將所述模塊選擇信號使能為負電壓，

其中，當所述第一電壓處于負電平時，所述模塊開關操作以將所述全局線與所述局部線相連接以傳送信號，以及

當所述模塊選擇信號被禁止時，所述模塊開關操作以使所述全局線與所述局部線斷開。

2.如權利要求1所述的存儲器件，其中，所述模塊開關包括具有0V或更低的閾值電壓的傳輸晶體管。

3.如權利要求1所述的存儲器件，其中，所述模塊開關包括能夠傳送具有負電平或正電平的所述第一電壓的三重阱NMOS晶體管。

4.如權利要求3所述的存儲器件，其中，所述三重阱NMOS晶體管包括：

形成在P型襯底上的柵極；

形成在所述柵極的兩端的P型襯底中的源和漏極結；以及

形成在所述源和漏極結之間的P型襯底中的溝道區。

5.如權利要求4所述的存儲器件，其中，所述溝道區由未注入雜質的區域或注入了N型雜質的注入區域形成，以便將三重阱NMOS晶體管的閾值電壓設置為0V或更低。

6.如權利要求5所述的存儲器件，其中，所述P型襯底包括N阱和形成在所述N阱上的P阱。

7.如權利要求6所述的存儲器件，其中，所述N阱是通過以1.0E13原子/cm²至5.0E13原子/cm²范圍的量注入磷來形成的。

8.如權利要求7所述的存儲器件，其中，所述P阱是通過注入硼來形成的。

9.如權利要求4所述的存儲器件，其中，所述柵極具有1.0μm至3μm的長度。

10.如權利要求4所述的存儲器件，其中，所述溝道區具有2.0μm至5μm的寬度。

11.如權利要求4所述的存儲器件，還包括與各個源和漏極結相耦接的源/漏極接觸。

12.如權利要求11所述的存儲器件，其中，所述源/漏極接觸與所述柵極之間的距離為1μm至2μm。

13.如權利要求11所述的存儲器件，其中，與所述源/漏極接觸相鄰的隔離層與所述源和漏極結之間的距離為0.3μm至1.0μm。

14.如權利要求1所述的存儲器件，其中，所述負電壓傳送電路包括用于傳送具有負電壓電平的模塊選擇信號的三重阱NMOS晶體管。

15.如權利要求14所述的存儲器件，其中，所述三重阱NMOS晶體管包括：

形成在P型襯底上的柵極；

形成在所述柵極的兩端的P型襯底中的源和漏極結；以及

形成在所述源和漏極結之間的P型襯底中的溝道區。

16.如權利要求15所述的存儲器件，其中，所述溝道區由劑量為1.0E12至1.0E13原子/cm²的P型雜質注入區域形成，以使得所述三重阱NMOS晶體管的閾值電壓比所述模塊開關的閾值電壓高。

17.如權利要求15所述的存儲器件，其中，所述P型襯底包括N阱和形成在N型阱上的P阱。

18.如權利要求1所述的存儲器件，其中，形成所述負電壓傳送電路的晶體管的閾值電壓比形成所述模塊開關的晶體管的閾值電壓高。

19.如權利要求1所述的存儲器件，還包括預充電電路，

其中，所述預充電電路包括：

耗盡型NMOS晶體管，所述耗盡型NMOS晶體管被配置為柵極與被提供了所述模塊選擇信號的模塊字線相耦接以提高所述模塊選擇信號的電壓電平，而漏極與預充電電壓輸入端子相耦接；以及

PMOS晶體管，所述PMOS晶體管被配置為源極與所述耗盡型NMOS晶體管的源極相耦接，而漏極與所述模塊字線相耦接。

20.如權利要求1所述的存儲器件，還包括三重NMOS晶體管，所述三重NMOS晶體管被耦接在接地端子與被提供了所述模塊選擇信號的模塊字線之間，以將所述模塊選擇信號禁止。