[發明專利]包括內部互連結構的半導體裝置

有效

• 申請號: 201110254077.8
• 申請日: 2011-08-31
• 公開（公告）號: CN102468270A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 徐鉉哲;李承燁
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535;H01L23/538
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明的示范性實施例涉及半導體技術，更具體地，涉及包括內部互連結構的半導體裝置。

背景技術

半導體裝置封裝要求半導體芯片以高密度安裝在小的區域中。因此，正在研發采用貫穿硅通路(through?silicon?via，TSV)結構接觸半導體芯片而形成三維堆疊封裝的技術。因為TSV形成為穿過半導體芯片，所以TSV結構相比于引線接合結構可更加有效地縮短電信號傳輸路徑。因此，TSV結構被認為是對高速運行裝置有利的。

因為TSV被引入以穿過半導體芯片，所以TSV位于半導體芯片的表面上的受限區域中。盡管TSV不能設置在電路元件集成在其中的半導體芯片的有源區域中，但是TSV可以位于劃片窄道(scribe?lane)位于其中的半導體芯片的中心區域中或者半導體芯片的邊緣區域中。因此，暴露為半導體芯片的后表面上的連接端的TSV的暴露位置限制在受限區域內。

當在模塊基板或另一個電子裝置上安裝半導體芯片時，焊料球可用作半導體芯片與模塊基板或另一個電子裝置之間的電性連接的外部連接端。然而，焊料球的布置受限于電子元件工業聯合會(Joint?Electron?Device?Engineering?Council，JEDEC)標準，并且焊料球的位置可能與TSV的位置不一致。因此，為了電性連接焊料球和TSV，用于互連路徑選擇(interconnection?routing)的重排互連或印刷電路板(PCB)被設置在焊料球與半導體芯片之間。因此，TSV的位置可能受限于焊料球的布置，并且電信號路徑可由于分離的基板的引入而被增加。

發明內容

本發明的實施例涉及半導體裝置，其可克服由于外部連接端的排布造成的限制，因此允許以更大范圍布置TSV或連接焊盤。

在一個實施例中，半導體裝置包括：半導體芯片，包括前表面和與前表面相反的后表面，前表面上具有集成在其上的電路元件和互連；埋置導線，包括第一埋置導線和第二埋置導線，其中第一埋置導線與第二埋置導線相對于半導體芯片的前表面在垂直方向上分離；第一導電通路，從半導體芯片的前表面穿過而連接到埋置導線；以及第二導電通路，從半導體芯片的后表面穿過而連接到埋置導線。

在另一個實施例中，半導體裝置包括：半導體芯片，包括前表面和與前表面相反的后表面；埋置導線，包括第一埋置導線和第二埋置導線，其中第一埋置導線與第二埋置導線相對于半導體芯片的前表面在垂直方向上分離；第一導電通路，從半導體芯片的前表面穿過而連接到第一埋置導線；第二導電通路，從半導體芯片的后表面穿過而連接到第二埋置導線；以及第三導電通路，設置以連接第一埋置導線和第二埋置導線。

在另一個實施例中，半導體裝置包括：半導體芯片，包括前表面和與前表面相反的后表面，前表面暴露第一連接端，且后表面暴露與第一連接端分離的第二連接端；以及內部互連結構，包括水平埋置導線和垂直連接通路，設置以穿過半導體芯片從而連接第一連接端和第二連接端。

埋置導線可包括：第一埋置導線，平行于半導體芯片的前表面并且彼此分離以構成第一陣列；以及第二埋置導線，與第一陣列在垂直方向上分離并且設置為跨過第一陣列以構成第二陣列。

連接通路還可包括第三導電通路，設置以使第一埋置導線與第二埋置導線互連。

該半導體裝置還可包括電介質通路，設置以從半導體芯片的前表面和后表面之一穿過而選擇性地使第一埋置導線和第二埋置導線之一電性分離為多個導線部分。

附圖說明

從以下結合附圖的詳細描述，上面的以及其它的方面、特征和優點將被更清楚地理解，其中：

圖1是示出根據本發明示范性實施例的半導體裝置的示例的透視圖；

圖2是示出根據本發明示范性實施例的埋置導線的布置的平面圖；

圖3是示出根據本發明示范性實施例的內部互連結構的平面圖；

圖4和5是示出根據本發明示范性實施例的內部互連結構的示例的視圖；

圖6是示出根據本發明示范性實施例的內部互連結構的另一示例的截面圖；

圖7是示出根據本發明示范性實施例的埋置導線的形成工藝的視圖；

圖8是示出根據本發明示范性實施例的埋置導線的截面結構的視圖；以及

圖9是示出根據本發明示范性實施例的半導體裝置的變型的截面圖。

具體實施方式

在下文，將參考附圖描述本發明的實施例。然而，實施例僅為示例目的而不旨在限制本發明的范圍。