[發明專利]一種疊層封裝結構及制造方法

無效

• 申請號: 201110247718.7
• 申請日: 2011-08-24
• 公開（公告）號: CN102280440A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 馬盛林;王貫江;朱韞暉;孫新;陳兢;繆旻;金玉豐
• 申請（專利權）人: 北京大學
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/31;H01L23/48;H01L21/50
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 韓國勝;王瑩

1.一種疊層封裝結構，其特征在于，所述疊層封裝結構包括多個層疊的封裝襯底及每層封裝襯底上裝載的至少一個半導體芯片；所述半導體芯片與其所在層的封裝襯底之間為電連接；

所述每層封裝襯底上設有至少一個通孔，所述通孔中有導電金屬柱，所述相鄰層的封裝襯底上位置相對應的導電金屬柱之間通過電互連元件連接；

所述相鄰的兩層封裝襯底之間具有與其間的半導體芯片相匹配的凹坑。

2.如權利要求1所述的疊層封裝結構，其特征在于，所述凹坑位于所述半導體芯片的上層封裝襯底的下表面。

3.如權利要求1所述的疊層封裝結構，其特征在于，所述封裝襯底的上表面設置有至少一層重新布線層，所述重新布線層與所述導電金屬柱電連接，所述半導體芯片通過電互連元件或金絲壓焊與所述重新布線層連接。

4.如權利要求1所述的疊層封裝結構，其特征在于，所述封裝襯底為單晶硅或玻璃襯底。

5.如權利要求1所述的疊層封裝結構，其特征在于，所述導電金屬柱與所述襯底的接觸面之間設置有絕緣層，所述導電金屬柱為銅、鎢或重摻雜多晶硅。

6.如權利要求1所述的疊層封裝結構，其特征在于，所述電互連元件的材質為銅錫、金錫、銀錫或鉛錫。

7.如權利要求1所述的疊層封裝結構，其特征在于，所述半導體芯片為電子電路芯片、微機電子系統芯片或光電子芯片。

8.如權利要求1至7中任一項所述的疊層封裝結構，其特征在于，所述電互連元件為微焊球、焊盤、焊球、微凸點或焊墊。

9.一種如權利要求1至8中任一項所述的疊層封裝結構的制造方法，其特征在于，包括步驟：

S1：對襯底貫穿通孔，并在所述通孔內制作導電金屬柱；

S2：在所述襯底的上表面制作重新布線層及電互連元件；

S3：將芯片裝配于所述襯底的上表面，并與所述電互連元件連接；

S4：對將位于上層的襯底其下表面制作與其下層襯底上裝載的半導體芯片相匹配的凹坑；

S5：將各層襯底通過各自之間位置相對應的導電金屬柱經電互連元件電連接，在最底層的襯底的下表面制作焊球，切割分離封裝結構。

10.如權利要求9所述的疊層封裝結構的制造方法，其特征在于，所述步驟S1具體包括：

光刻，制作通孔的光刻膠掩膜；采用深度反應離子刻蝕硅襯底直至穿通；

氧化襯底或離子體增強化學氣相沉積使通孔內形成側壁絕緣層；通過輔助晶圓，制作銅種子層；

粘和輔助晶圓和襯底，自底向上填充銅，剝離輔助晶圓，形成導電金屬柱。

11.如權利要求9所述的疊層封裝結構的制造方法，其特征在于，

所述步驟S2中重新布線層的制作具體包括：在襯底的上表面沉積二氧化硅層，圖形化二氧化硅層，形成與所述導電金屬柱互連用的開口；沉積銅金屬層，圖形化銅金屬層，制作互連結構；沉積二氧化硅層，圖形化，形成電互連窗口；

所述步驟S2中電互連元件的制作具體包括：沉積下金屬層、電鍍種子層，光刻，制作電鍍掩膜，電鍍銀錫微焊球，再去除光刻膠、多余的種子層及下金屬層形成所述電互連元件；或者，沉積金屬層，圖形化，在所述重新布線層上制作壓焊焊盤，所述壓焊焊盤用于通過金絲壓焊與所述半導體芯片電連接；再沉積下金屬層、電鍍種子層，光刻，制作電鍍掩膜，電鍍銀錫微焊球，再去除光刻膠、多余的種子層、下金屬層，形成所述電互連元件。

12.如權利要求9所述的疊層封裝結構的制造方法，其特征在于，所述步驟S3中將半導體芯片裝配于所述襯底的上表面之后還包括有機聚合物下填充的步驟。

13.如權利要求9所述的疊層封裝結構的制造方法，其特征在于，所述步驟S4具體包括：光刻，制作刻蝕掩膜，反應離子刻蝕氧化層、深度反應離子刻蝕硅襯底，去除光刻膠，形成凹坑。