[發(fā)明專利]用于無源UHFRFID芯片的EEPROM讀取裝置

有效

• 申請?zhí)枺?/td>: 201110245181.0
• 申請日: 2011-08-25
• 公開（公告）號: CN102354530A
• 公開（公告）日: 2012-02-15
• 發(fā)明（設(shè)計）人: 莊奕琪;杜永乾;李小明;景鑫;劉偉峰;王博
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 陜西電子工業(yè)專利中心 61205
• 代理人: 王品華;朱紅星

技術(shù)領(lǐng)域

本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及半導(dǎo)體集成電路的電可擦除可編程只讀存儲器EEPROM，具體是一種EEPROM讀取裝置，可用于無源超高頻射頻識別UHF?RFID標(biāo)簽芯片電路。

背景技術(shù)

隨著無源UHF?RFID標(biāo)簽芯片研究的不斷深入，原有的很多技術(shù)難題已經(jīng)被攻克，但作為UHF?RFID標(biāo)簽芯片主流存儲單元和記憶體的EEPROM，由于其工藝特殊性和設(shè)計的復(fù)雜性，依然制約著無源UHF?RFID前進(jìn)的步伐，特別是EEPROM數(shù)據(jù)讀取裝置，一直是限制無源UHF?RFID研究和走向?qū)嶋H應(yīng)用的瓶頸。

傳統(tǒng)的EEPROM讀取裝置由讀取電路和存儲單元陣列組成，其中存儲單元陣列用于存儲需要保存的數(shù)據(jù)，讀取電路用于讀取存儲單元保存的數(shù)據(jù)。

傳統(tǒng)讀取電路一般采用電流檢測的方法，該檢測方法結(jié)構(gòu)復(fù)雜，并且一般需要一個參考電流Iref來區(qū)分存儲單元浮柵存儲的數(shù)據(jù)信號，該參考電流為了保證足夠的區(qū)分度以及抗干擾能力，一般不低于10μA，功耗較高。同時，由于存儲單元浮柵的工藝偏差、浮柵器件特性的退化，以及參考電流Iref偏差等原因，導(dǎo)致EEPROM讀取電路區(qū)分度下降，甚至完全失效，盡管近年來文獻(xiàn)發(fā)表的EEPROM讀取電路對該問題提出了相應(yīng)的解決方案，但均值功耗和峰值功耗均較高，不適用于無源UHF?RFID標(biāo)簽芯片。

近年來，雖然提出了一系列適用于無源UHF?RFID標(biāo)簽芯片的EEPROM讀取電路，但由于這些讀取電路存在從電源到地的直流通路，因此功耗依然較高，即超過2μA。同時，對存儲單元浮柵的工藝偏差、浮柵器件特性退化和峰值功耗較大的問題也沒有提出相應(yīng)的解決方案，因此也不能很好的用于無源UHF?RFID標(biāo)簽芯片。

發(fā)明內(nèi)容

本發(fā)明的目的是針對上述已有技術(shù)的不足，提出一種適應(yīng)用于無源UHF?RFID芯片的EEPROM讀取裝置及讀取方法，在無需參考電流的情況下，減小均值功耗和峰值功耗，抑制了浮柵的工藝偏差和浮柵器件特性的退化，滿足無源UHF?RFID標(biāo)簽芯片的要求。

為實現(xiàn)上述目的，本發(fā)明的讀取裝置包括：讀取模塊100和存儲單元陣列104，兩者之間通過位線BL連接，其特征在于：讀取模塊100，用于實現(xiàn)對存儲單元陣列(104)的讀取操作，包括：

讀取控制邏輯電路101，用于為讀取單元陣列103產(chǎn)生控制信號，并輸出復(fù)位信號rst、預(yù)充電信號enpch與鎖存信號enlat，它包括第一延遲電路201、第二延遲電路202、第三延遲電路206、第一反相器203、第二反相器207、異或門204、enpch信號驅(qū)動電路205、或門208和與非門209，該enpch信號驅(qū)動電路205，通過PMOS管301和NMOS管302構(gòu)成的反相器驅(qū)動，且PMOS管301采用柵寬大于柵長的正比管，NMOS管(302)采用柵寬小于柵長的倒比管；該異或門204的一個輸入端接到邊沿自檢測電路102的輸出控制信號latch；該第一延遲電路201的輸入端接讀時鐘信號CLKR；

邊沿自檢測電路102，用于檢測讀取單元陣列103的數(shù)據(jù)信號DBO的第一個翻轉(zhuǎn)信號，并將該信號延遲，產(chǎn)生控制信號latch，提供給讀取控制邏輯電路101；讀取單元陣列103，用于讀取EEPROM存儲單元的數(shù)據(jù)，其數(shù)據(jù)信號DBO連接到邊沿自檢測電路102；

EEPROM存儲單元陣列104，用于存儲相關(guān)的數(shù)據(jù)，對該存儲單元陣列的讀取操作以一頁為基本單位；該存儲單元陣列的容量大小為1Kbits，分為32頁，每頁的大小為1個，即每16個存儲單元組成一頁；同一頁中所有存儲單元的字線WL短接，不同頁相同地址的存儲單元的位線BL短接，該字線WL總共有32根，分別編號為：WL0、WL1、……、WL31；位線總共16根，分別編號為BL0、BL1、BL2、……、BL15。

所述的第一延遲電路201將讀時鐘信號CLKR延遲并分為兩路信號：第一路信號經(jīng)過第一反相器203后輸出到與非門209；第二路信號經(jīng)過第二延遲電路202延遲后連接到或非門204，并與邊沿自檢測電路102的輸出控制信號latch進(jìn)行或非操作；與非門209將第一反相器203的輸出和或非門204的輸出信號進(jìn)行與非操作后輸出鎖存信號enlat；

所述的第三延遲電路206將讀時鐘信號CLKR延遲后連接到第二反相器207，或門208將讀時鐘信號CLKR與反相器207的輸出經(jīng)過或操作后輸出復(fù)位信號rst；

所述的enpch信號驅(qū)動電路205將讀時鐘信號CLKR緩沖后輸出預(yù)充電信號enpch。