[發(fā)明專利]數(shù)據(jù)同步方法和裝置

有效

• 申請?zhí)枺?/td>: 201110241677.0
• 申請日: 2011-08-22
• 公開（公告）號: CN102436366A
• 公開（公告）日: 2012-05-02
• 發(fā)明（設(shè)計）人: 王振國
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京龍雙利達知識產(chǎn)權(quán)代理有限公司 11329
• 代理人: 王君;肖鸝

技術(shù)領(lǐng)域

本發(fā)明實施例涉及數(shù)據(jù)處理領(lǐng)域，并且更具體地，涉及數(shù)據(jù)同步方法和裝置。

背景技術(shù)

內(nèi)存系統(tǒng)的一致性問題是多處理機系統(tǒng)中的關(guān)鍵技術(shù)，特別在高端服務(wù)器競爭領(lǐng)域，高效的內(nèi)存一致性協(xié)議與實現(xiàn)是決定高端服務(wù)器性能的幾個最為關(guān)鍵因素之一。在諸如銀行、證券、政府或企業(yè)的關(guān)鍵服務(wù)領(lǐng)域，高端服務(wù)器更是必然的選擇。

通過高速互聯(lián)芯片、高效互聯(lián)拓撲結(jié)構(gòu)以及可擴展的協(xié)議支持，硬件實現(xiàn)的內(nèi)存一致性多處理機系統(tǒng)基本占據(jù)了整個服務(wù)器市場。然而，硬件實現(xiàn)的高性能也伴隨著高昂的價格。軟件實現(xiàn)的內(nèi)存一致性多處理機系統(tǒng)受限于通信延遲以及一致性模型的制約，很難實現(xiàn)高效的內(nèi)存一致性的多處理機系統(tǒng)。

可以通過虛擬化層把多個處理機系統(tǒng)虛擬化成為一個大的SMP(Symmetrical?Multi-Processing，對稱多處理)系統(tǒng)提供給操作系統(tǒng)，軟件實現(xiàn)了內(nèi)存一致性的多處理機系統(tǒng)。

上述方案使用基于寫無效操作的內(nèi)存一致性策略和相關(guān)的接口，利用異常、中斷等來陷入虛擬機監(jiān)控器(VMM，Virtual?Machine?Monitor)。然而，該方案不支持并發(fā)多寫協(xié)議。

在一些場景下，并發(fā)多寫協(xié)議能夠比寫無效協(xié)議減少50％左右的CPU(Central?Processing?Unit，中央處理器)占用率。因此，支持并發(fā)多寫的內(nèi)存一致性協(xié)議虛擬非一致性內(nèi)存訪問系統(tǒng)的效率會更高。但是，數(shù)據(jù)的并發(fā)多寫會引起各個節(jié)點間相應(yīng)的數(shù)據(jù)不同步的問題。

發(fā)明內(nèi)容

本發(fā)明實施例提供一種數(shù)據(jù)同步方法和裝置，能夠解決支持并發(fā)多寫的內(nèi)存一致性協(xié)議所帶來的同步問題。

一方面，提供了一種數(shù)據(jù)同步方法，包括：代碼掃描單元掃描代碼以捕獲同步指令；代碼掃描單元將所捕獲的同步指令替換為陷入指令；在代碼運行至陷入指令時，分布式共享內(nèi)存DSM單元獲取代碼執(zhí)行權(quán)，其中DSM單元實現(xiàn)并發(fā)多寫協(xié)議，在執(zhí)行所述同步指令時實現(xiàn)單寫協(xié)議。

另一方面，提供了一種數(shù)據(jù)同步裝置，包括：代碼掃描單元，用于掃描代碼以捕獲同步指令，將所捕獲的同步指令替換為陷入指令；分布式共享內(nèi)存DSM單元，用于在代碼運行至陷入指令時，獲取代碼執(zhí)行權(quán)，其中DSM單元實現(xiàn)并發(fā)多寫協(xié)議，在執(zhí)行同步指令時實現(xiàn)單寫協(xié)議。

另一方面，提供了一種數(shù)據(jù)處理系統(tǒng)，包括：操作系統(tǒng)和在操作系統(tǒng)之下運行的上述數(shù)據(jù)同步裝置。

本發(fā)明實施例在代碼執(zhí)行前進行預(yù)掃描，將可能影響數(shù)據(jù)同步的同步指令替換為陷入指令，使得在代碼運行至所述陷入指令時，代碼執(zhí)行權(quán)陷入至實現(xiàn)并發(fā)多寫協(xié)議的DSM單元，而DSM單元在執(zhí)行同步指令時實現(xiàn)單寫協(xié)議，從而能夠支持并發(fā)多寫協(xié)議，并且解決了并發(fā)多寫協(xié)議帶來的同步問題。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實施例提供的數(shù)據(jù)同步裝置的框圖。

圖2是本發(fā)明實施例提供的數(shù)據(jù)同步方法的流程圖。

圖3是本發(fā)明實施例提供的數(shù)據(jù)同步過程的一個例子的示意性流程圖。

圖4是本發(fā)明實施例提供的數(shù)據(jù)同步過程的示意架構(gòu)圖。

圖5是本發(fā)明實施例提供的數(shù)據(jù)同步系統(tǒng)的示意架構(gòu)圖。

圖6是本發(fā)明一個實施例的數(shù)據(jù)處理系統(tǒng)的框圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

應(yīng)理解，本發(fā)明的技術(shù)方案可以應(yīng)用于多處理機系統(tǒng)。本發(fā)明實施例將以Intel?x86?CPU(Central?Processing?Unit，中央處理單元)架構(gòu)為例進行說明，但本發(fā)明實施例并不限于Intel?x86架構(gòu)，還可以包含其它支持TSO(Total?Store?Ordering，全存儲排序)同步模型的CPU架構(gòu)。另外，本發(fā)明的方案還可以應(yīng)用于虛擬化應(yīng)用。