[發(fā)明專利]電壓電平移位器

無效

• 申請?zhí)枺?/td>: 201110241604.1
• 申請日: 2011-08-17
• 公開（公告）號: CN102447469A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設計）人: 陳柏宏;許國原;嚴光武;林松杰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

1.一種電路，包括：

第一反相器，所述第一反相器的輸入端被配置為用作輸入端節(jié)點；

第二反相器，所述第一反相器的輸出端連接至所述第二反相器的輸入端，所述第二反相器的輸出端被配置為用作輸出端節(jié)點；

第三反相器，所述第三反相器的輸入端連接至所述第一反相器的輸入端；以及

第一NMOS晶體管，所述第一NMOS晶體管的柵極連接至所述第三反相器的輸出端，所述第一NMOS晶體管的漏極連接至所述第二反相器，所述第一NMOS晶體管的源極被配置為用作輸入端電平節(jié)點，

其中，當所述輸入端節(jié)點被配置為接收低邏輯電平時，所述輸出端節(jié)點被配置為接收由所述輸入端電平節(jié)點處的電壓電平提供的電壓值。

2.根據(jù)權利要求1所述的電路，還包括第二NMOS晶體管，所述第二NMOS晶體管的柵極連接至所述輸出端節(jié)點，所述第二NMOS晶體管的漏極連接至所述第三反相器，以及所述第二NMOS晶體管的源極連接至所述第一NMOS晶體管的源極。

3.根據(jù)權利要求1所述的電路，其中：

所述第二反相器包括：

PMOS晶體管，具有PMOS源極、PMOS漏極、和PMOS柵極；以及

第二NMOS晶體管，具有第二NMOS漏極、第二NMOS源極、和第二NMOS柵極；

所述PMOS柵極連接至所述第二NMOS柵極，并被配置為用作所述第二反相器的輸入端；

所述PMOS源極連接至電源電壓源；

所述PMOS漏極連接至所述第二NMOS漏極，并被配置為用作所述輸出端節(jié)點；以及

所述第二NMOS源極，連接至所述第一NMOS晶體管的漏極。

4.根據(jù)權利要求1所述的電路，還包括：

第一電壓源，用于提供第一電源電壓；

第二電壓源，用于提供第二電源電壓；

第一接地參考源，用于提供第一接地參考電壓；以及

第二接地參考源，用于生成第二接地參考電壓，其中，所述第一電壓源和所述第一接地參考源是由所述第一反相器使用的，所述第二電壓源是由所述第二反相器使用的，所述第二接地參考源連接至所述第一NMOS晶體管的源極。

5.根據(jù)權利要求4所述的電路，其中，所述第一電壓源、所述第二電壓源、所述第一接地參考源、和所述第二接地參考源被配置為滿足下列條件中的至少一個：

VDD1＞Vtn1+VSS1；

VDD2＞Vtn2+VSS2；

VDD1＞Vtn2+VSS2；以及

VDD1＞VDD2-|Vtp2|，

其中，VDD1表示所述第一電源電壓，VDD2表示所述第二電源電壓，VSS1表示所述第一接地參考，VSS2表示所述第二接地參考，Vtn1表示所述第一反相器的NMOS晶體管的閾值電壓，Vtn2表示所述第二反相器和所述第三反相器中的NMOS晶體管的閾值電壓和所述第一NMOS晶體管的閾值電壓，以及Vtp2表示所述第二反相器和所述第三反相器中的PMOS晶體管的閾值電壓。