[發明專利]電子束投射裝置、處理基板及制造電子束投射裝置的方法

有效

• 申請號: 201110241569.3
• 申請日: 2011-08-17
• 公開（公告）號: CN102768970A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 蔡飛國;于淳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67;H01L21/263
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 劉曉飛;張龍哺

技術領域

本發明涉及一種電子束投射裝置及其方法。

背景技術

半導體集成電路(IC)工業已經歷過快速成長。在集成電路沿革的過程，當幾何尺寸(例如可用制造工藝建構的最小組件(或線))降低時，功能性密度(亦即單位芯片面積上的互連裝置的數目)增加。這種制造工藝的尺寸微縮通常通過增加制造效率以及降低相關成本產生效益，但同時也增加制造IC的復雜度，且為使這些發展得以具體實現，IC制造工藝領域的技術發展需要同步進行。

發明內容

有鑒于此，本發明提供一種電子束投射裝置。電子束投射裝置包括基板，基板具有多個芯片。每個芯片包括芯片架構。芯片架構具有壓電薄膜部分，以及設置于壓電薄膜部分上方的尖端。電子束投射裝置可能還包括電耦接壓電薄膜部分的第一偏移特征。壓電薄膜部分及第一偏壓特征被組態以至于當第一偏壓特征改變施加到壓電薄膜部分的第一偏壓時尖端的一位置被調整。電子束投射裝置還包括電耦接尖端的第二偏壓特征，尖端及第二偏壓特征被組態以至于尖端通過第二偏壓特征根據施加到尖端的第二偏壓處理另一基板。第一偏壓特征及第二偏壓特征包括鋁及銅其中一種。基板可能包括硅。在范例中，尖端包括設置于壓電薄膜部分上方的第一部分以及設置于第一部分上方的第二部分。第一部分包括半導體材料，例如硅。第二部分包括導電材料，例如鉑。在范例中尖端具有大約5nm到10nm的彎曲半徑。尖端具有小于或等于大約0.01nm²的尖端面積。多個芯片通過淺溝槽(STI)絕緣特征彼此隔離。

在另一實施例中，本發明提供一種以電子束投射裝置處理基板的方法。方法可能包括提供第一基板在第二基板上，其中第一基板具有多個芯片，每個芯片包括壓電部分及耦接壓電部分的尖端；施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實施程序于第二基板；以及施加第二偏壓到每一芯片的尖端，以至于程序被實施于第二基板。方法可能還包括在程序實施到第二基板的期間變化第一偏壓到每一芯片的壓電部分。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實施程序于第二基板包括控制每一尖端在x、y及z方向的位移。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實施程序于第二基板包括實施光刻程序于第二基板。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實施程序于第二基板包括實施氧化程序于第二基板。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實施程序于第二基板可能包括實施測量程序及檢驗程序其中一個于第二基板。

在另一范例，本發明提供一種制造電子束投射裝置的方法。范例的方法包括形成多個壓電特征于基板上；以及形成多個尖端于多個壓電特征上。方法可能還包括形成多個第一偏壓特征，以至于每一壓電特征電耦接多個第一偏壓特征的一個。方法可能還包括形成多個第二偏壓特征，以至于每一尖端電耦接多個第二偏壓特征的一個。

本發明的實施例可降低工藝時間及成本。

為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉實施例，并配合附圖，詳細說明如下。

附圖說明

圖1為一俯視圖是依據本公開的實施例顯示使用多尖端處理元件基板的裝置；

圖2為一透視圖是依據本公開的實施例顯示圖1的裝置的一部分；

圖3為一透視圖是依據本公開的實施例顯示圖1的裝置的一芯片部位；

圖4為一透視圖是依據本公開的實施例顯示使用具有多尖端的裝置實施制造工藝于元件基板上；

圖5為一透視圖是依據本公開的實施例顯示使用具有多尖端的裝置實施另一制造工藝于元件基板上；以及

圖6為一流程圖是說明依據本公開的實施例使用具有多尖端的裝置處理元件基板的方法。

【主要附圖標記說明】

100～電子束投射裝置；110～基板；

120～校準符號；130～芯片；

140～絕緣特征；160～部分；

170～壓電特征；172～基底部分；

174～尖端部分；180～偏壓特征；

182～偏壓特征；184～偏壓特征；

186～偏壓特征；190～偏壓特征；

192～偏壓特征；194～偏壓特征；

200～電子束投射裝置；210～基板；

230～芯片架構；232～壓電特征；

234～基底部分；236～尖端部分；

240～導電特征；250～晶片載臺；

260～元件基板；262～圖樣；