[發明專利]低柵極電荷低導通電阻深溝槽功率MOSFET器件及其制造方法

有效

• 申請號: 201110241525.0
• 申請日: 2011-08-22
• 公開（公告）號: CN102263133A
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 朱袁正;秦旭光;丁磊;葉鵬
• 申請（專利權）人: 無錫新潔能功率半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40;H01L29/423;H01L21/336
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 曹祖良

技術領域

本發明涉及一種功率MOSFET器件及其制造方法，尤其是一種低柵極電荷低導通電阻深溝槽功率MOSFET器件及其制造方法，屬于半導體器件的技術領域。

背景技術

溝槽功率MOS器件具有集成度高、導通電阻低、開關速度快、開關損耗小的特點，廣泛應用于各類電源管理及開關轉換。隨著工業的發展，全球變暖導致氣候環境越來越惡劣，各國開始越來越重視節能減碳和可持續發展，因此對于功率MOS器件的功耗及其轉換效率要求越來越高，功耗主要由導通損耗和開關損耗組成，導通損耗主要受制與特征導通電阻大小的影響；其中，特征導通電阻越小，導通損耗越小；開關損耗主要受制于柵極電荷大小，柵極電荷越小，開關損耗也越小。因此，降低導通電阻和柵極電荷是降低功率MOS器件功耗的兩個有效途徑，從而能更高效地使用能源，減少更多被消耗的電能，是確保未來能源安全的很有效的途徑。

降低特征導通電阻通常有兩種方法，其一是通過提高單胞密度，增加單胞的總有效寬度，從而達到降低特征導通電阻的目的。但單胞密度提高后，相應的柵電荷也會增加，很難達到既降低導通電阻又同時降低柵電荷；其二是通過提高外延片摻雜濃度、減小外延層厚度來實現，但該方法會降低源漏擊穿電壓，因此單純依靠降低摻雜濃度/減小外延層厚度，受制于擊穿電壓的大小要求。降低柵極電荷有多種方法，如華虹NEC電子在中國的專利申請（公開號為CN1877856A）中提出了厚底柵氧技術（Thick?bottom?oxide），降低柵漏電容Cgd，從而達到降低柵極電荷Qg的目的，該技術降低Qg約30％左右，但仍不能滿足越來越高的高頻應用，且不能同時明顯降低特征導通電阻。

因此，如何同時降低特征導通電阻和柵極電荷，從而大大降低功率MOS器件導通損耗和開關損耗成為本技術領域技術人員的重要研究方向。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種低柵極電荷低導通電阻深溝槽功率MOSFET器件及其制造方法，其導通電阻低，柵漏電荷Qgd小，開關速度快、開關損耗低，工藝簡單及成本低廉。

按照本發明提供的技術方案，所述低柵極電荷低導通電阻深溝槽功率MOSFET器件，在所述MOSFET器件的俯視平面上，包括位于半導體基板的元胞區和終端保護區，所述終端保護區位于元胞區的外圈，且終端保護區環繞包圍元胞區；元胞區內包括若干規則排布且相互平行并聯設置的元胞；在所述MOSFET器件的截面上，半導體基板具有相對應的第一主面與第二主面，所述第一主面與第二主面間包括第一導電類型漏極區及位于所述第一導電類型漏極區上方的第一導電類型第一外延層與第一導電類型第二外延層，第一導電類型第一外延層鄰接第一導電類型漏極區；第一導電類型第二外延層內的上部設有第二導電類型阱層；元胞區的元胞采用溝槽結構，元胞溝槽位于第一導電類型第一外延層上方，深度伸入第二導電類型阱層下方的第一導電類型第二外延層或第一導電類型第一外延層；相鄰元胞溝槽的側壁上方設有第一導電類型源極區，第一導電類型源極區位于第二導電類型阱層的上部；其創新在于：

在所述MOSFET器件的截面上，所述元胞溝槽內設有屏蔽柵導電多晶硅體，所述屏蔽柵導電多晶硅體位于元胞溝槽的中心區，且所述屏蔽柵導電多晶硅體的兩側設有柵極導電多晶硅，柵極導電多晶硅與元胞溝槽的上部側壁間設有絕緣柵氧化層，所述絕緣柵氧化層生長于元胞溝槽的上部側壁；柵極導電多晶硅的下方設有第二屏蔽柵導電多晶硅；元胞溝槽的下部生長有屏蔽柵氧化層，屏蔽柵氧化層的厚度大于或等于絕緣柵氧化層的厚度，屏蔽柵氧化層覆蓋元胞溝槽下部的側壁及底部表面，且屏蔽柵氧化層包覆屏蔽柵導電多晶硅體的下部；

柵極導電多晶硅通過導電多晶硅絕緣介質層分別與屏蔽柵導電多晶硅體及第二屏蔽柵導電多晶硅相隔離；第二屏蔽柵導電多晶硅與屏蔽柵氧化層間設有第一隔離氧化層，第二屏蔽柵導電多晶硅通過第一隔離氧化層與元胞溝槽的側壁及屏蔽柵導電多晶硅體相隔離；柵極導電多晶硅與屏蔽柵導電多晶硅體的下端均延伸于第二導電類型阱層的下方，且屏蔽柵導電多晶硅體的延伸深度大于柵極導電多晶硅的延伸深度；

元胞溝槽的槽口由絕緣介質層覆蓋，元胞溝槽的兩側設有接觸孔，絕緣介質層上淀積有金屬連線，所述金屬連線覆蓋于絕緣介質層上并填充于接觸孔內；所述金屬連線與第一導電類型源極區及第二導電類型阱層歐姆接觸，并實現與柵極導電多晶硅、第二屏蔽柵導電多晶硅及屏蔽柵導電多晶硅體電性連接。

所述屏蔽柵導電多晶硅體包括第一屏蔽柵導電多晶硅，所述第一屏蔽柵導電多晶硅位于元胞溝槽的中心區，且第一屏蔽柵導電多晶硅從元胞溝槽的上部延伸至屏蔽柵氧化層內。