[發明專利]一種實時部分動態可重構系統無效
| 申請號: | 201110241488.3 | 申請日: | 2011-08-22 |
| 公開(公告)號: | CN102413036A | 公開(公告)日: | 2012-04-11 |
| 發明(設計)人: | 來金梅;張芷英;陳利光 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | H04L12/56 | 分類號: | H04L12/56 |
| 代理公司: | 上海正旦專利代理有限公司 31200 | 代理人: | 陸飛;盛志范 |
| 地址: | 200433 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 實時 部分 動態 可重構 系統 | ||
技術領域
本發明屬于可重構電路系統設計技術領域,具體為一種部分動態可重構系統芯片。
背景技術
可重構計算(Reconfigurable?Computing)被廣泛應用于自適應系統、容錯系統等的設計中。它基于FPGA等可重構電路的靈活性,利用FPGA位流的靜態或動態改變來實現硬件電路的靜態或動態改變。可重構計算結合了傳統的ASIC技術和通用處理器技術的特點,既具有通用處理器的靈活性,又具有ASIC的高計算速度與效率。
部分動態可重構(Partially?and?Dynamically?Reconfigurable,?PDR)系統是指系統能夠在運行時,動態修改部分位流,以達到動態修改部分電路結構的目的。部分動態可重構往往是將任務劃分成更細粒度的功能模塊,根據任務執行的階段分時執行,動態地重構相應的部分電路,而不需要重構的部分不受此過程影響。
PDR系統通常采用總線宏(Bus?Macro)結構來實現,該方法需要使用物理約束來限定總線宏的位置,使用方法較為不便。另外,加入總線宏結構,可能會降低系統的性能。而在基于可配置片上互連網絡的部分動態可重構系統中,每個FPGA?IP被自然地劃分為了一個重構單元,部分重構即為部分IP的重配置,這使得開發極為便捷。另外,各模塊之間通過片上互連網絡進行通信,有利于系統性能的提升。
發明內容
本發明目的在于提供一種靈活、高性能的部分動態可重構系統。
本發明提供的部分動態可重構系統,是一種基于可配置片上互連網絡及可重構IP核的部分動態可重構系統,該系統由多個可重構IP核及其他專用IP核組成,各IP核通過可配置片上互連網絡連接;可配置片上互連網絡中的路由器與各IP的網絡接口分為兩個部分:普通數據接口和配置接口;普通數據接口傳遞網絡數據,用于各個IP核之間的通信;配置接口用于通過網絡控制IP核的配置;將專用IP與部分可重構IP設置為靜態電路模塊,另一部分可重構IP設置為動態電路模塊,在系統運行時,通過配置接口實現系統的部分動態可重構。系統結構參見圖1所示。
本發明中,所述的適合于部分動態可重構的可配置片上互連網絡,在路由與可重構IP核的網絡接口中加入有控制可重構IP配置的配置接口模塊,并在網絡數據包中加入有區分普通數據與配置數據的控制位。參見圖2所示。具體地說,網絡接口中設有普通數據傳輸控制模塊,配置位流下載控制模塊。當網絡接口從路由收到數據包時,先通過查詢包頭信息確定數據是普通數據還是配置數據,然后根據數據類型,將數據傳遞到相應的普通數據接口或配置接口進行傳輸。
本發明所述的可配置片上互連網絡系統,是在傳統的片上網絡系統中,加入了配置可重構IP核的配置接口,通過該配置接口使得系統能動態配置各可重構?IP,為提供高性能部分動態重構提供了基礎。
為了支持配置接口,需要在數據包包頭中加入控制信息,以區分數據是普通數據還是配置數據。另外,網絡接口也必須分為兩個部分,普通數據接口及配置數據接口。通過獲取網絡中的配置數據,配置接口控制可重構IP的重配置。
本發明中,可重構IP包括細粒度可重構IP(如基于SRAM?LUT的細粒度可重構IP等),以及粗粒度可重構IP,可重構專用處理器IP等。系統根據需要還可以加入各類靜態IP,如CPU?IP、專用ASIC?IP等,這些IP不需要使用配置接口,僅僅通過片上互連網絡來傳遞數據。?
部分動態可重構系統在設計時被劃分為靜態電路和動態電路。靜態電路可使用靜態IP以及可重構IP,在系統運行前完成配置,并在整個系統運行期間固定功能。動態電路使用可重構IP實現,在系統運行期間動態改變,以完成系統需要的動態功能。
本發明提供的基于可配置片上互連網絡及可重構IP的部分動態可重構系統芯片,能夠簡化系統開發,快速構建高性能的部分動態可重構系統。
附圖說明
圖1?為基于可配置片上互連網絡及可重構IP核的部分動態可重構系統芯片示例。
圖2為支持網絡配置的網絡接口結構示意。
具體實施方式
為了實現系統的部分動態可重構,需在系統中支持部分電路的在系統重構功能。該發明通過在片上網絡中支持配置數據的傳遞的方式,來支持在系統的部分電路重構。
整個系統如附圖1所示。系統主要包括支持配置位流傳輸的片上網絡系統,控制普通數據傳輸和配置位流下載網絡接口,支持實時在系統配置的可重構IP核電路,以及其他靜態功能IP核電路,如CPU?IP、ASIC?IP等。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110241488.3/2.html,轉載請聲明來源鉆瓜專利網。





