[發(fā)明專利]柵極集成驅(qū)動(dòng)電路、移位寄存器及顯示屏

有效

• 申請(qǐng)?zhí)枺?/td>: 201110241400.8
• 申請(qǐng)日: 2011-08-22
• 公開（公告）號(hào): CN102629444A
• 公開（公告）日: 2012-08-08
• 發(fā)明（設(shè)計(jì)）人: 陳希
• 申請(qǐng)（專利權(quán)）人: 北京京東方光電科技有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G09G3/36
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 李娟

1.一種柵極集成驅(qū)動(dòng)電路，其特征在于，包括：

第一薄膜場(chǎng)效應(yīng)晶體管TFT，其柵極鏈接所述本行柵極集成驅(qū)動(dòng)電路的輸入端，漏極連接電源電壓VDD，源極連接作為上拉節(jié)點(diǎn)的第一節(jié)點(diǎn)；

第二TFT，其柵極鏈接所述本行柵極集成驅(qū)動(dòng)電路的復(fù)位端，源極連接公共連接電壓VSS，漏極連接所述第一節(jié)點(diǎn)；

第三TFT，其柵極連接所述第一節(jié)點(diǎn)，漏極連接第一時(shí)鐘信號(hào)輸入端，源極連接輸出端；

第四TFT，其柵極連接第二時(shí)鐘信號(hào)輸入端，漏極連接輸出端，源極連接低電壓信號(hào)端；

電容，其連接在所述第一節(jié)點(diǎn)和輸出端之間；

下拉模塊，連接在第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、第一節(jié)點(diǎn)和輸出端之間，并與低電平信號(hào)端連接，用于在所述本行柵極集成驅(qū)動(dòng)電路的非工作時(shí)間內(nèi)維持所述第一節(jié)點(diǎn)和輸出端為低電平。

2.如權(quán)利要求1所述的柵極集成驅(qū)動(dòng)電路，其特征在于，所述下拉模塊包括：

第五TFT，其漏極連接第二時(shí)鐘信號(hào)輸入端，源極與作為下拉節(jié)點(diǎn)的第二節(jié)點(diǎn)連接；

第六TFT，其漏極連接所述第二節(jié)點(diǎn)，柵極連接所述第一節(jié)點(diǎn)，源極連接低電壓信號(hào)端；

第七TFT，其柵極和漏極一起連接第二時(shí)鐘信號(hào)輸入端，源極連接所述第五TFT的柵極；

第八TFT，其漏極連接所述第七TFT的源極，柵極連接所述第一節(jié)點(diǎn)，源極連接低電壓信號(hào)端；

第九TFT，其漏極連接所述第一節(jié)點(diǎn)，柵極連接所述第二節(jié)點(diǎn)，源極連接低電壓信號(hào)端；

第十TFT，其漏極連接所述輸出端，柵極連接所述第二節(jié)點(diǎn)，源極連接低電壓信號(hào)端。

3.如權(quán)利要求1所述的柵極集成驅(qū)動(dòng)電路，其特征在于，所述柵極集成驅(qū)動(dòng)電路位于奇數(shù)行時(shí)，其第一時(shí)鐘信號(hào)輸入端連接第一時(shí)鐘信號(hào)線、第二時(shí)鐘信號(hào)輸入端連接第二時(shí)鐘信號(hào)線；

所述柵極集成驅(qū)動(dòng)電路位于偶數(shù)行時(shí)，其第二時(shí)鐘信號(hào)輸入端連接第一時(shí)鐘信號(hào)線、第一時(shí)鐘信號(hào)輸入端連接第二時(shí)鐘信號(hào)線。

4.如權(quán)利要求3所述的柵極集成驅(qū)動(dòng)電路，其特征在于，啟動(dòng)正向掃描時(shí)，所述VDD提供恒定高電平，對(duì)所述柵極集成驅(qū)動(dòng)電路的輸入端輸入高電平脈沖信號(hào)，通過所述第一TFT的漏極對(duì)所述第一節(jié)點(diǎn)充電；

第一時(shí)鐘信號(hào)輸入端接收第一時(shí)鐘信號(hào)線提供的高電平時(shí)鐘信號(hào)，通過所述第三TFT控制所述輸出端輸出高電平；

所述第六TFT導(dǎo)通，將所述第二節(jié)點(diǎn)的電壓拉低至低電壓信號(hào)端的電壓；

所述VSS提供恒定低電平，所述第二TFT柵極連接的所述復(fù)位端為高電平，對(duì)所述第一節(jié)點(diǎn)放電；

第二時(shí)鐘信號(hào)輸入端接收第二時(shí)鐘信號(hào)線提供的高電平時(shí)鐘信號(hào)，通過所述第四TFT對(duì)所述輸出端放電；通過所述第五TFT對(duì)所述第二節(jié)點(diǎn)充電，控制第九TFT對(duì)所述第一節(jié)點(diǎn)放電，控制所述第十TFT對(duì)輸出端放電；通過所述第七TFT、第八TFT對(duì)所述第一節(jié)點(diǎn)放電。

5.如權(quán)利要求3所述的柵極集成驅(qū)動(dòng)電路，其特征在于，啟動(dòng)正向掃描時(shí)，所述VDD提供恒定高電平，對(duì)柵極集成驅(qū)動(dòng)電路的輸入端輸入高電平脈沖信號(hào)，通過所述第一TFT的漏極對(duì)所述第一節(jié)點(diǎn)充電；

第一時(shí)鐘信號(hào)輸入端接收第二時(shí)鐘信號(hào)線提供的高電平時(shí)鐘信號(hào)，通過所述第三TFT控制所述輸出端輸出高電平；

所述第六TFT導(dǎo)通，將所述第二節(jié)點(diǎn)的電壓拉低至低電壓信號(hào)端的電壓；

所述VSS提供恒定低電平，所述第二TFT柵極連接的所述復(fù)位端為高電平，對(duì)所述第一節(jié)點(diǎn)放電；

第二時(shí)鐘信號(hào)輸入端接收第一時(shí)鐘信號(hào)線提供的高電平時(shí)鐘信號(hào)，通過所述第四TFT對(duì)所述輸出端放電；通過所述第五TFT對(duì)所述第二節(jié)點(diǎn)充電，控制第九TFT對(duì)所述第一節(jié)點(diǎn)放電，控制所述第十TFT對(duì)輸出端放電；通過所述第七TFT、第八TFT對(duì)所述第一節(jié)點(diǎn)放電。