[發(fā)明專利]基于rd+的8b/10b編碼電路

在審

• 申請?zhí)枺?/td>: 201110239046.5
• 申請日: 2011-08-19
• 公開（公告）號: CN102957433A
• 公開（公告）日: 2013-03-06
• 發(fā)明（設(shè)計）人: 左耀華
• 申請（專利權(quán)）人: 上海華虹集成電路有限責(zé)任公司
• 主分類號: H03M9/00
• 分類號: H03M9/00
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

1.一種基于rd+的8b/10b編碼電路，其特征在于：由基于rd+的5b/6b編碼器、基于rd+的3b/4b編碼器、5b后處理模塊、3b后處理模塊、數(shù)據(jù)合并模塊以及兩個異或模塊構(gòu)成；

外部輸入數(shù)據(jù)為8比特數(shù)據(jù)，該8比特數(shù)據(jù)拆分為低5比特數(shù)據(jù)和高3比特數(shù)據(jù)，所述低5比特數(shù)據(jù)輸入到所述基于rd+的5b/6b編碼器，所述高3比特數(shù)據(jù)輸入到所述基于rd+的3b/4b編碼器；

一指示符信號，所述指示符信號分別輸入到所述基于rd+的5b/6b編碼器和所述基于rd+的3b/4b編碼器；所述指示符信號用于控制所述基于rd+的5b/6b編碼器和所述基于rd+的3b/4b編碼器的編碼；所述基于rd+的5b/6b編碼器編碼完成后輸出第一極性變化標(biāo)示符信號和一6比特的第一編碼數(shù)據(jù)；所述基于rd+的3b/4b編碼器編碼完成后輸出第二極性變化標(biāo)示符信號和一4比特的第二編碼數(shù)據(jù)；

所述第一編碼數(shù)據(jù)輸入到所述5b后處理模塊，所述5b后處理模塊在所述第一極性變化標(biāo)示符信號和外部輸入的當(dāng)前字符極性信號的控制下對所述第一編碼數(shù)據(jù)進(jìn)行后處理；所述5b后處理模塊處理后輸出一6比特的第一后編碼數(shù)據(jù)；

所述第二編碼數(shù)據(jù)輸入到所述3b后處理模塊，所述3b后處理模塊在所述第二極性變化標(biāo)示符信號和第二字符極性信號的控制下對所述第二編碼數(shù)據(jù)進(jìn)行后處理；所述3b后處理模塊處理后輸出一4比特的第二后編碼數(shù)據(jù)；

所述第一后編碼數(shù)據(jù)和所述第二后編碼數(shù)據(jù)都送入到所述數(shù)據(jù)合并模塊進(jìn)行數(shù)據(jù)合并處理并輸出一合并后的10比特的輸出數(shù)據(jù)；

第一個異或模塊用于對所述第一極性變化標(biāo)示符信號和所述當(dāng)前字符極性信號進(jìn)行異或處理并產(chǎn)生所述第二字符極性信號；第二個異或模塊用于對所述第二極性變化標(biāo)示符信號和所述第二字符極性信號進(jìn)行異或處理產(chǎn)生下一字符極性信號并將所述下一字符極性信號對外輸出。

2.如權(quán)利要求1所述的基于rd+的8b/10b編碼電路，其特征在于：所述基于rd+的5b/6b編碼器是基于rd+編碼方法所實現(xiàn)的5b/6b編碼器；所述指示符信號用來指示外部輸入的所述8比特數(shù)據(jù)是數(shù)據(jù)字符還是控制字符，如果所述8比特數(shù)據(jù)是數(shù)據(jù)字符，所述基于rd+的5b/6b編碼器按照數(shù)據(jù)字符的rd+編碼規(guī)則來進(jìn)行5b/6b編碼；如果所述8比特數(shù)據(jù)是控制字符，則所述基于rd+的5b/6b編碼器按照控制字符的rd+編碼規(guī)則來進(jìn)行5b/6b編碼；所述第一極性變化標(biāo)示符信號用于表示所述基于rd+的5b/6b編碼器在編碼過程中的極性變化情況。

3.如權(quán)利要求1所述的基于rd+的8b/10b編碼電路，其特征在于：所述基于rd+的3b/4b編碼器是基于rd+編碼方法所實現(xiàn)的3b/4b編碼器；所述指示符信號用來指示外部輸入的所述8比特數(shù)據(jù)是數(shù)據(jù)字符還是控制字符，如果所述8比特數(shù)據(jù)是數(shù)據(jù)字符，所述基于rd+的3b/4b編碼器按照數(shù)據(jù)字符的rd+編碼規(guī)則來進(jìn)行3b/4b編碼；如果所述8比特數(shù)據(jù)是控制字符，則所述基于rd+的3b/4b編碼器按照控制字符的rd+編碼規(guī)則來進(jìn)行3b/4b編碼；所述第二極性變化標(biāo)示符信號用于表示所述基于rd+的3b/4b編碼器在編碼過程中的極性變化情況。

4.如權(quán)利要求1所述的基于rd+的8b/10b編碼電路，其特征在于：如果所述第一極性變化標(biāo)示符信號表示所述基于rd+的5b/6b編碼器在編碼過程中的極性發(fā)生變化、且所述當(dāng)前字符極性信號與所述基于rd+的5b/6b編碼器在編碼過程中所使用的極性不相同時，所述5b后處理模塊對所述第一編碼數(shù)據(jù)的所有位按位取反并生成所述第一后編碼數(shù)據(jù)；其它條件下，所述5b后處理模塊不對所述第一編碼數(shù)據(jù)進(jìn)行處理，而是直接將所述第一后編碼數(shù)據(jù)取為所述第一編碼數(shù)據(jù)。

5.如權(quán)利要求1所述的基于rd+的8b/10b編碼電路，其特征在于：如果所述第二極性變化標(biāo)示符信號表示所述基于rd+的3b/4b編碼器在編碼過程中的極性發(fā)生變化、且所述第二字符極性信號與所述基于rd+的3b/4b編碼器在編碼過程中所使用的極性不相同時，所述3b后處理模塊對所述第二編碼數(shù)據(jù)的所有位按位取反并生成所述第二后編碼數(shù)據(jù)；其它條件下，所述3b后處理模塊不對所述第二編碼數(shù)據(jù)進(jìn)行處理，而是直接將所述第二后編碼數(shù)據(jù)取為所述第二編碼數(shù)據(jù)。

6.如權(quán)利要求1所述的基于rd+的8b/10b編碼電路，其特征在于：所述數(shù)據(jù)合并模塊將所述第一后編碼數(shù)據(jù)作為低6位、將所述第二后編碼數(shù)據(jù)作為高4位進(jìn)行合并生成10比特位寬的所述輸出數(shù)據(jù)。