[發(fā)明專利]晶片級(jí)封裝結(jié)構(gòu)及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110238827.2
• 申請(qǐng)日: 2011-08-19
• 公開（公告）號(hào): CN102270616A
• 公開（公告）日: 2011-12-07
• 發(fā)明（設(shè)計(jì)）人: 博納德.K.艾皮特;凱.艾斯格
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L23/31;H01L21/60;H01L21/56
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陶鳳波

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)與其相關(guān)制作方法，且特別是涉及一種晶片級(jí)封裝結(jié)構(gòu)與其相關(guān)制作方法。

背景技術(shù)

目前所普遍采用的晶片級(jí)封裝方式(Wafer?level?packaging；WLP)可大大地改善封裝效率并降低半導(dǎo)體封裝的尺寸。傳統(tǒng)扇入(Fan-in)晶片級(jí)封裝制作方法是在為切割的晶片上進(jìn)行，而使最終封裝產(chǎn)品尺寸約與管芯大小差不多。而扇出(Fan-out)晶片級(jí)封裝制作方法則使利用重建晶片(Reconstitutionwafer)，亦即是將各獨(dú)立管芯重新排列成人造模鑄晶片，因此可減少使用昂貴覆晶基底的需求，以封裝膠體擴(kuò)大封裝尺寸，以供更高輸出/輸入(Input/Output；I/O)端應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明的目的在于提出一種晶片級(jí)封裝結(jié)構(gòu)，其內(nèi)具有穿膠插塞(through-mold?plug)連接結(jié)構(gòu)，貫穿封裝膠體的插塞是經(jīng)發(fā)射進(jìn)入晶片級(jí)封裝結(jié)構(gòu)，成本效率較佳，穿膠插塞幫助連接立體晶片級(jí)封裝結(jié)構(gòu)內(nèi)的堆疊芯片或連結(jié)封裝結(jié)構(gòu)至下一級(jí)基板。

本發(fā)明提供一種晶片級(jí)封裝結(jié)構(gòu)制造方法。先提供位于載體上的至少一芯片，形成一封裝膠體于該載體之上以包覆該至少芯片。利用一空氣壓力射擊系統(tǒng)將多個(gè)插塞射入該封裝膠體。接著，形成一頂金屬層于該封裝膠體的一上表面并形成一底金屬層于該封裝膠體的一下表面。為提高插塞對(duì)位準(zhǔn)確度，可進(jìn)行一激光鉆孔制作方法，在該封裝膠體之中形成多個(gè)開口。

在本發(fā)明的一實(shí)施例中，前述該些插塞的材質(zhì)為銅。前述頂金屬層或底金屬層的材質(zhì)是銅或銅合金，以濺鍍或電鍍形成。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說明如下。

附圖說明

圖1是本發(fā)明的一實(shí)施例的一種晶片級(jí)封裝結(jié)構(gòu)剖面示意圖；

圖2是本發(fā)明的一實(shí)施例的一種堆疊封裝結(jié)構(gòu)剖面示意圖；

圖3A-圖3G是本發(fā)明的一實(shí)施例的一種晶片級(jí)封裝結(jié)構(gòu)制造方法的剖面示意圖。

主要元件符號(hào)說明

10：封裝結(jié)構(gòu)

20a、20b、20c：電子元件

100：載體

102：膠帶

105：金屬插栓

106：金屬插塞

109：接觸墊

110：芯片

112a：內(nèi)連線圖案

112b：導(dǎo)線圖案

113、115：介電層

112、114：金屬層

114a：底內(nèi)連線圖案

114b：底導(dǎo)線圖案

116：重布線路層

130：封裝膠體

106a、130a：上表面

106b、130b：下表面

140：電性接點(diǎn)

240：接點(diǎn)

S：開口

L：界面

GH：空氣壓力驅(qū)動(dòng)射擊系統(tǒng)

具體實(shí)施方式

圖1是依照本發(fā)明的一實(shí)施例的一種晶片級(jí)封裝結(jié)構(gòu)剖面示意圖。圖1所示的晶片級(jí)封裝結(jié)構(gòu)10包括至少一芯片110、一封裝膠體130包覆芯片110、多個(gè)金屬插塞106貫穿封裝膠體130、內(nèi)連線圖案112a連接至插塞106與導(dǎo)線圖案112b以及重布線路層(redistribution?layer；RDL)116。重布線路層116包括一第一介電層113、一金屬層114與一第二介電層115。重布線路層116可為單層結(jié)構(gòu)(僅包括金屬層114)或多層結(jié)構(gòu)(至少如圖所示三層)。重布線路層116可為如圖所示扇出重布線路層，也可為扇入重布線路層。

由于不需電鍍形成插塞106，晶片級(jí)封裝結(jié)構(gòu)10不需要在插塞106與封裝膠體130間形成電鍍種層。通過內(nèi)連線圖案112a，其上可堆疊其他半導(dǎo)體封裝或堆疊不同電子元件于晶片級(jí)封裝結(jié)構(gòu)10之上。晶片級(jí)封裝結(jié)構(gòu)10可還包括位于重布線路層116的金屬層114上的電性接點(diǎn)(electrical?contacts)140。電性接點(diǎn)140可為例如焊球來連接晶片級(jí)封裝結(jié)構(gòu)10至外接端如系統(tǒng)電路板(未圖示)。金屬層114電連接芯片110的接觸墊109與電性接點(diǎn)140或電連接插塞106與電性接點(diǎn)140。在插塞106與內(nèi)連線圖案112a之間以及插塞106與重布線路層116的金屬層114之間，具有界面L(顯微鏡下可見接合線)。芯片110可為集成電路或任意半導(dǎo)體芯片如微電機(jī)系統(tǒng)(MEMS)。圖1所示晶片級(jí)封裝結(jié)構(gòu)10僅包含一芯片，但也可理解本案的封裝結(jié)構(gòu)端視所需可包括任意數(shù)目(單一、兩個(gè)、或多個(gè))芯片。