[發明專利]一種后柵極兩晶體管DRAM的制造方法

有效

• 申請號: 201110235244.4
• 申請日: 2011-08-17
• 公開（公告）號: CN102427025A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 黃曉櫓;顏丙勇;陳玉文;邱慈云
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/8242
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及半導體制造領域，尤其涉及一種后柵極兩晶體管DRAM的制造方法。

背景技術

在半導體制造過程中，隨著半導體集成電路進入更高階的時代（Generation），和高集成密度、低漏電的電容器制備難度不斷的增加，傳統1晶體管1電容（1?Transistor?1?Capacitance，簡稱ITIC）結構的動態隨機存取存儲器（Dynamic?Random?Access?Memory，簡稱DRAM）所面臨的挑戰越來越大。因此，目前對可能替代1T1C結構DRAM的2T（Transistor）甚至1T結構的零電容動態隨機存取存儲器（Zero-Capacitor?RAM?或Capacitor?less?RAM，簡稱Z-RAM）的研究越來越熱門。

由于Z-RAM不僅能夠將DRAM的存儲密度翻一番，還能將處理器的緩存容量提高5倍，且無需使用特殊的材料或更先進的制造工藝，所以Z-RAM具有良好的應用前景。

美國專利（專利號US20100329043.A1，Two-Transistor?Floating-Body?Dynamic?Memory?Cell）公布了一種浮體單元（Floating?Body?/?Gate?Cell?，簡稱FBGC）?2T?DRAM結構的改進版。

如圖1所示為以NMOS為例的2T?DRAM?結構的改進版的FBGC單元結構圖，是基于絕緣體上硅(Silicon?On?Insulator，簡稱SOI)的雙MOS結構，采用部分耗盡（Partial?Depletion，簡稱PD）工藝或全耗盡（Full?Depletion，簡稱FD）工藝制備。

其中，T1的漏端接位線1(Bitline1，簡稱BL1)，源端為P+而非N+，源端接T2的柵極G2，此時的T1其實是一個隧道（tunneling）場效應晶體管（Field?Effect?Transistor，簡稱FET），其利用帶帶隧穿（Band?to?Band?Tunneling，簡稱BTB?tunneling）或者柵極誘生漏極漏電流效應（Gate-induced?Drain?Leakage，簡稱GIDL）對T1的浮體（Floating?Body）充正電荷（charging）進行寫（write）?1，利用T1的體源間PN結正向偏置放電（discharging）進行寫（write）?0；而T1的源端使用P+有利于T1源端直接連接柵極，同時省去了T1的體接觸（Body?Contact），從而增大了集成密度。0和1的讀（read）結果為位線2(Bitline2，簡稱BL2)的電壓或者電流結果。

如圖2所示為以NMOS為例的FBGC單元結構的一種工作模式，Zhichao?Lu等人在“一種簡化的高級浮體單元DRAM單元（A?Simplified?Superior?Floating-Body/Gate?DRAM?Cell），電子器件（Electron?Devices），?IEEE?ELECTRON?DEVICE?LETTERS，VOL.?30，NO.?3，MARCH?2009”中對該工作模式作了詳細描述。其中T1的漏端與柵極有20-30nm的交迭區（overlap）。如圖3和4所示，當寫（write）1時，WL負電壓，BL1正電壓，由于T1漏柵過量交迭區（overlap），GIDL效應大大增大，從而加速對T1體區的充電。而當寫（write）0時，WL正電壓，BL1負電壓，T1體漏PN結正偏，實現對T1體區的放電。其中，T2的柵極由T1的源體電荷驅動，讀（read）動作由讀取T2漏端的電流信號或者電壓信號實現。

上述的FBGC?2T?DRAM結構雖然很有新穎性，但沒有解決可制造性（Design?for?Manufacturability，簡稱DFM）問題，即如何在工藝上通過自對準有效實現不同于常規CMOS工藝的漏柵交迭區（overlap）延伸特性。

發明內容

????本發明公開了一種后柵極兩晶體管DRAM的制造方法，采用后柵極高介電常數金屬柵工藝制備的兩晶體管DRAM結構至少包含一個第一晶體管和一個第二晶體管，且在第一、第二晶體管各自所包含的柵槽中均填充有樣本柵，對樣本柵進行回蝕后，在柵槽的底部向上依次設置有高介電層和金屬氧化物介電材料層，其中，包括以下步驟：

步驟S1，于兩晶體晶體管DRAM結構上旋涂光刻膠，曝光、顯影后去除第一晶體管結構區域上的光刻膠，形成光阻；