[發明專利]溝槽式功率半導體元件及其制造方法

有效

• 申請號: 201110234133.1
• 申請日: 2011-08-16
• 公開（公告）號: CN102938414A
• 公開（公告）日: 2013-02-20
• 發明（設計）人: 張淵舜;蔡依蕓;涂高維
• 申請（專利權）人: 帥群微電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京信慧永光知識產權代理有限責任公司 11290
• 代理人: 項榮;姚垚

1.一種溝槽式功率半導體元件，其特征在于，包括：

一底材；

多個溝槽，位于該底材內，所述多個溝槽包括至少一個柵極溝槽；

至少一個柵極多晶硅結構，位于該柵極溝槽內；

一柵極介電層，包覆該柵極多晶硅結構的側面與底面；

多個第一重摻雜區，至少形成于部分所述多個溝槽的下方，該第一重摻雜區與相對應的該溝槽的底部間隔一定距離，并且，所述多個第一重摻雜區互相連接形成一導電通道；

至少一本體區，環繞該柵極溝槽，并與該第一重摻雜區間隔一預設距離；

至少一源極摻雜區，位于該本體區上方；

一層間介電層，覆蓋該柵極多晶硅結構，并定義出至少一源極接觸窗以裸露該源極摻雜區；

一漏極接觸窗，位于該底材的邊緣處；

一第二重摻雜區，位于該漏極接觸窗下方，以電性連接該導電通道；以及

一金屬圖案層，填入該漏極接觸窗以電性連接該第二重摻雜區。

2.如權利要求1所述的溝槽式功率半導體元件，其特征在于，該底材為一輕摻雜硅基板。

3.如權利要求1所述的溝槽式功率半導體元件，其特征在于，更包括多個輕摻雜區，分別位于相對應的所述多個第一重摻雜區的上方，該輕摻雜區與鄰近的該底材的導電型相同，但具有較低的摻雜濃度。

4.如權利要求1所述的溝槽式功率半導體元件，其特征在于，該底材包括：

一基板；

一輕摻雜磊晶層，形成于該基板上；以及

一絕緣層，形成于該基板與該輕摻雜磊晶層之間。

5.如權利要求1所述的溝槽式功率半導體元件，其特征在于，所述多個溝槽具有大致相同的深度，并且，各該溝槽的下方均形成有該第一重摻雜區。

6.如權利要求1所述的溝槽式功率半導體元件，其特征在于，所述多個溝槽可區分為深度較深的一第一部分的溝槽與深度較淺的一第二部分的溝槽，所述多個第一重摻雜區形成于該第一部分的溝槽的下方。

7.如權利要求1所述的溝槽式功率半導體元件，其特征在于，該層間介電層覆蓋該漏極接觸窗的一側邊。

8.一種溝槽式功率半導體元件的制造方法，其特征在于，包括下列步驟：

提供一底材；

形成一圖案層于該底材上，以定義多個溝槽，所述多個溝槽包括至少一個柵極溝槽；

以蝕刻方式形成所述多個溝槽于該底材內；

通過該圖案層，植入第一導電型摻雜物于至少部分所述多個溝槽下方，以形成多個第一重摻雜區，所述多個第一重摻雜區因后續熱制程擴張相連形成一導電通道，并且，各該第一重摻雜區與相對應的該溝槽的底部間隔有一輕摻雜區；

形成一柵極介電層覆蓋該柵極溝槽的內側表面；

形成至少一柵極多晶硅結構于該柵極溝槽內；

形成至少一本體區環繞該柵極溝槽，該本體區與該第一重摻雜區間隔一預設距離；

形成至少一源極摻雜區于該本體區上方；

形成一層間介電層覆蓋該柵極多晶硅結構，并于該層間介電層中形成至少一源極接觸窗以裸露該源極摻雜區；

形成一漏極接觸窗于該底材的邊緣處；以及

形成一金屬圖案層于該漏極接觸窗內，以電性連接該導電通道。

9.如權利要求8所述的溝槽式功率半導體元件的制造方法，其特征在于，所述多個溝槽與該漏極接觸窗以同一道蝕刻步驟形成于底材，形成所述多個第一重摻雜區于所述多個溝槽下方的步驟，同時形成一第二重摻雜區于該漏極接觸窗下方，并且，該第二重摻雜區與該漏極接觸窗的底部間隔有一第二輕摻雜區。

10.如權利要求9所述的溝槽式功率半導體元件的制造方法，其特征在于，形成該源極接觸窗以裸露該源極摻雜區的步驟，同時移除部分該第二輕摻雜區，以裸露該第二重摻雜區。

11.如權利要求8所述的溝槽式功率半導體元件的制造方法，其特征在于，該漏極接觸窗于形成該本體區的步驟后，形成于該底材的邊緣處，并且，在形成該漏極接觸窗的步驟后，更包括以離子植入方式形成一第二重摻雜區于該漏極接觸窗的底部，以電性連接該導電通道。

12.如權利要求8所述的溝槽式功率半導體元件的制造方法，其特征在于，該底材為一輕摻雜硅基板。