[發明專利]定位半導體芯片長距離金屬線間缺陷的方法

無效

• 申請號: 201110230794.7
• 申請日: 2011-08-12
• 公開（公告）號: CN102928764A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 賴華平;陳修明
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

1.一種定位半導體芯片長距離金屬線間缺陷的方法，其特征在于，包括以下步驟：

1)研磨芯片，除去待分析金屬線所在金屬層以上的層次，將待分析金屬線的至少端頭部分暴露出來；

2)在待分析金屬線的端頭附近，且與金屬線沒有交接的區域，墊積出與各條待分析金屬線相對應的金屬墊；

3)在待分析金屬線的端頭和對應的金屬墊之間，墊積出用于連接該端頭和金屬墊的金屬條；金屬條相互分離，并不與待分析金屬線的非端頭區域相交；

4)在金屬墊上扎針，進行光致阻抗變化測試，定出缺陷在待分析金屬線上的具體位置。

2.根據權利要求1所述的方法，其特征在于，步驟2)、3)中，采用聚焦粒子束電子顯微鏡進行墊積。

3.根據權利要求2所述的方法，其特征在于，步驟2)中，墊積選用1000pA的束流。

4.根據權利要求2所述的方法，其特征在于，步驟3)中，墊積選用100～300pA的束流。

5.根據權利要求1所述的方法，其特征在于，所述金屬墊和金屬條為鉑金屬。

6.根據權利要求1所述的方法，其特征在于，所述金屬墊的長、寬為30微米，厚0.3微米。

7.根據權利要求1所述的方法，其特征在于，所述金屬條的寬度小于1微米，厚度為0.5微米。

8.根據權利要求1所述的方法，其特征在于，步驟4)中，光致阻抗變化測試時所加的電壓不超過0.1V。