[發明專利]一種溝槽式半導體功率器件柵極導出設計制造方法

有效

• 申請號: 201110230191.7
• 申請日: 2011-08-12
• 公開（公告）號: CN102315110A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 陳智勇
• 申請（專利權）人: 科達半導體有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336
• 代理公司: 山東濟南齊魯科技專利事務所有限公司 37108
• 代理人: 宋永麗

1.一種溝槽式半導體功率器件柵極導出設計制造方法，包含有元胞區和柵極總線導出區，特征在于：元胞區一般位于版圖設計的中央區域，由若干重復性單元構成，表面由接觸孔金屬引出，構成MOSFET源電極，背面由金屬層和低電阻單晶硅襯底層作為MOSFET漏極，其中穿插溝槽式網狀或條狀多晶硅柵極，柵極總線導出一般位于元胞區的外側，將元胞區多晶硅柵極引出至與頂層金屬相連，低電阻單晶硅襯底層、高電阻單晶硅外延層，在外延層上形成的摻雜類型相異的阱區，溝槽式多晶硅柵，多晶硅柵兩旁的源摻雜區，介質隔離層，頂部金屬層，頂層金屬通過穿過介質隔離層的金屬通孔與源摻雜區連通，低電阻單晶硅襯底層、高電阻單晶硅外延層，溝槽式多晶硅柵，介質隔離層，頂部金屬層，頂層金屬穿過介質隔離層與溝槽式多晶硅柵連通，溝槽式多晶硅柵，包含一層多晶硅本體和一層硅化合物形成的柵介質隔離層。

2.根據權利要求1所述的一種溝槽式半導體功率器件柵極導出設計制造方法，其特征在于：包括但不限于以下步驟：?

1)??通過干法刻蝕形成溝槽?；

2)??在所述溝槽底部和側壁進行犧牲氧化膜的生長和去除?；

3)??在所述溝槽底部和側壁再進行柵介質層的生長?；

4)??在溝槽內進行柵極多晶硅的生長和刻蝕；

5)??在溝槽之間的區域，以離子注入或擴散的方式進行摻雜；

6)??在整個結構的上方淀積二氧化硅為主要成分的介質隔離層；

7)??在所述介質隔離層上通過干法刻蝕形成頂層金屬與源摻雜區和多晶硅柵相連之接觸孔；?

8)??金屬填充接觸孔，形成正面的源壓焊點和柵的壓焊點；?

其中步驟2）、步驟3）所述之氧化膜和介質隔離層的生長，采用在高溫爐管形成；?

步驟4）所述之多晶硅淀積厚度約6000—10000埃，多晶回刻不使用掩模版，刻蝕之后多晶僅殘留在溝槽內；?

步驟5）所述之摻雜后，通常伴隨有利用高溫爐管推進的制作工序；?

步驟6）所述之介質隔離層，一般摻雜硼或磷，厚度約2000—10000埃；?

步驟7）所述之對介質隔離層的刻蝕包含涂覆光刻膠，進行光刻，顯影和刻蝕；?

步驟8）所述之金屬填充，使用銅鋁硅合金或者鎢，以淀積或濺射的方式形成，其厚度約1—6微米。

3.根據權利要求1所述的一種溝槽式半導體功率器件柵極導出設計制造方法，其特征在于：在制作溝槽的掩模版的設計上，以若干0.3—1.5微米以下的小線寬溝槽代替1.5—10微米的大線寬溝槽，將柵極總線導出的多晶放到溝槽里，同時用若干小線寬溝槽代替單一大線寬溝槽設計。