[發明專利]一種動態可重構陣列處理器的構令流工作方法

有效

• 申請號: 201110226931.X
• 申請日: 2011-08-09
• 公開（公告）號: CN102289424A
• 公開（公告）日: 2011-12-21
• 發明（設計）人: 劉雷波;朱敏;王延升;朱建峰;楊軍;曹鵬;時龍興;尹首一;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 蘇培華

技術領域

本發明涉及動態可重構處理器技術領域，特別是涉及一種動態可重構陣列處理器的構令流工作方法。

背景技術

動態可重構處理器是一種新型的處理器構架，其結合了軟件的靈活性和硬件的高效性，和傳統單核微處理器相比，不僅可以改變控制流，還可以改變數據通路，具有高性能、低功耗、靈活性好、擴展性好的優點，尤其適合于處理計算密集型的算法，例如媒體處理、模式識別、基帶處理等。因此動態可重構處理器也成為目前處理器結構的一個重要發展方向，如歐洲微電子中心(IMEC)的ADRES處理器和惠普(HP)的CHESS處理器，前者由緊耦合的超長指令字(Very?Long?Instruction?Word，VLIW)處理器內核和粗顆粒度并行矩陣計算的可重構硬件構成，后者由大量可重構算術計算單元陣列構成。

基于構令流工作模式的動態可重構陣列處理器的核心一般為一個二維的可重構算術邏輯單元(ALU)陣列，該結構是并行計算以提高處理能力的基礎。同時，可重構算術邏輯單元間必須擁有較為靈活的互聯結構以保證運算通用性，這種可配置的互聯結構使得動態可重構處理器可以改變數據流，實現了對數據流的高速并行處理，相對于傳統單核、少核處理器大大的提升了計算性能。動態可重構陣列處理器可基于構令流利用抽象的分層配置實現配置流(Configuration?Stream)控制數據的傳輸、計算和存儲，

因此，需要本領域技術人員迫切解決的一個技術問題就是：如何能夠創新的提出有一種有效措施以克服現有技術存在的缺陷，有效提高動態可重構陣列處理器。

發明內容

本發明所要解決的技術問題是提供一種動態可重構陣列處理器的構令流工作方法，以抽象的分層配置為依據，利用數據流和配置流的并發性來達到節省時間的目的，有效提高了動態可重構處理器的性能。

為了解決上述問題，本發明公開了一種動態可重構陣列處理器的構令流工作方法，所述方法包括：

可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有并發性；

將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；

將可重構處理器單元中的配置信息分為配置信息第零層、第一層和第二層共三層。

進一步地，所述可重構處理器單元包括配置信息接口模塊、配置流控制器、數據流控制模塊和計算控制模塊。

進一步地，所述配置信息接口模塊完成配置信息的初始化。

進一步地，所述配置流控制器實現配置流的控制。

進一步地，數據流控制模塊和計算控制模塊完成數據流的傳輸、計算和存儲。

與現有技術相比，本發明具有以下優點：

本發明提供一種動態可重構陣列處理器的構令流工作方法，對于包含多個RCA的RPU而言，利用LCGM可實現CL0、CL1和CL2三層配置流并行處理，抽象的分層配置，增加了配置帶寬，抽象的分層配置使RPU中的RPU?level、RCA?level和Core?level三級數據流間的數據傳輸更加靈活、高效，多個RCA并行處理提高了數據的計算能力，配置流和數據流的并發性提高了數據的傳輸效率和計算能力，進而提高了動態可重構處理器的性能。

附圖說明

圖1是本發明具體實施方式中所述的一種動態可重構陣列處理器的構令流工作方法的流程圖；

圖2是本發明具體實施方式中所述的Reconfigurable?Processing?Unit(RPU)框圖；

圖3是本發明具體實施方式中所述的數據流(Data?Stream)框圖；

圖4是本發明具體實施方式中所述的配置流框圖(Context?Flow?Controller框圖)；

圖5是本發明具體實施方式中所述的配置信息的層次關系及存儲位置的示意圖；

圖6是本發明具體實施方式中所述的實現H.264標準中P?16x16宏塊類型的色度cb幀間預測的構令流工作模式框圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和具體實施方式對本發明作進一步詳細的說明。

參照圖1，示出了本發明一種動態可重構陣列處理器的構令流工作方法的流程圖，具體包括：

步驟S101，可重構處理器單元通過配置流控制數據流的傳輸、計算和存儲，配置流和數據流具有并發性；

步驟S102，將數據流分為可重構處理器單元級別、可重構單元陣列級別和可重構核心級別三級；