[發明專利]一種低噪聲放大器優化方法

有效

• 申請號: 201110225912.5
• 申請日: 2011-08-08
• 公開（公告）號: CN102931926A
• 公開（公告）日: 2013-02-13
• 發明（設計）人: 覃川;陳嵐;呂志強
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03F1/56
• 分類號: H03F1/56;H03F3/189
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明

技術領域

本發明涉及射頻集成電路設計領域，更具體地說，涉及一種低噪聲放大器優化方法。

背景技術

隨著科學技術的飛速發展，射頻集成電路技術在人們日常生活中的應用越來越廣泛，諸如微波通訊、雷達檢測、遙控遙測系統、計算機以及各種電子產品，給人們的日常生活提供了巨大的便利。低噪聲放大器由于其能夠在只引入較小的內部噪聲的前提下，在輸出端獲得最大可能的信噪比而被廣泛應用于射頻集成電路設計領域的各個方面，如各類無線電接收機的高頻或中頻前置放大器，以及高靈敏度電子探測設備的放大電路，因為所在電路信號的后續處理都是基于低噪聲放大器放大后的信號進行的，所以低噪聲放大器的增益效果是至關重要的。

由上可知，低噪聲放大器是射頻集成電路的重要模塊之一，利用低噪聲放大器進行增益控制被廣泛應用于射頻集成電路設計領域。通過低噪聲放大器，電路可以擴展接收信號的動態范圍，降低功耗和提高線性度。近些年，便攜式射頻終端市場的快速發展使得對低噪聲放大器的性能要求也越來越高，進而迫切需求一種低噪聲放大器優化方法。

在放大微弱信號的場合，低噪聲放大器自身的噪聲對信號的干擾可能很嚴重，因此希望減小這種噪聲，以提高輸出的信噪比，對其設計進行優化可以很大程度的提高其性能。現有技術中對低噪聲放大器的優化方法大多是以D.K.Shaeffer所提出的方法為依據針對固定的輸入匹配網絡拓撲結構進行優化的，代表的有跨導恒定、功耗恒定的兩種約束條件下的低噪聲放大器優化方法。

采用D.K.Shaeffer方法對低噪聲放大器進行小信號建模，通過引入新變量、換元等方法，可以導出噪聲系數的解析表達式。但是，這種方法過于依賴于繁雜的數學推導，致使優化目標和優化過程之間的關系不夠直觀。

發明內容

有鑒于此，本發明提供一種低噪聲放大器優化方法，該方法可以直觀地顯示出優化目標和優化過程之間的關系。

為實現上述目的，本發明提供如下技術方案：

一種低噪聲放大器優化方法，該方法包括步驟：

由低噪聲放大器主體電路根據二端口噪聲理論而得的小信號模型得知所述低噪聲放大器主體電路的輸入特性表達和所述低噪聲放大器主體電路的噪聲參數表達，其中，所述低噪聲放大器主體電路的輸入特性表達為所述低噪聲放大器主體電路的輸入阻抗或輸入導納，所述低噪聲放大器主體電路的噪聲參數表達為所述低噪聲放大器主體電路的噪聲參數阻抗或噪聲參數導納；

使所述低噪聲放大器主體電路的輸入特性表達和所述低噪聲放大器主體電路的噪聲參數表達相匹配，確定所述低噪聲放大器主體電路中涉及的元件的參數值；

使所述低噪聲放大器主體電路的輸入特性表達和所述低噪聲放大器主體電路的噪聲參數表達分別與源端電路特性表達相匹配，確定所述源端電路中涉及的元件的參數值，其中所述源端電路包括信號源和所述信號源與所述低噪聲放大器主體電路間的匹配電路。

從上述技術方案可以看出，本發明所提供的低噪聲放大器優化方法，根據二端口噪聲理論對低噪聲放大器主體電路進行小信號建模，進而得知所述低噪聲放大器主體電路的輸入特性表達和所述低噪聲放大器主體電路的噪聲參數表達，使所述輸入特性表達和噪聲參數表達相匹配，可確定所述低噪聲放大器主體電路中涉及的元件的參數值。因此，該方法以二端口噪聲理論為依據，將噪聲優化過程轉化為低噪聲放大器主體電路中輸入特性表達和噪聲參數表達相匹配的過程，便于直觀地顯示出優化目標和優化過程之間的關系。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明所提供的一種低噪聲放大器優化方法的流程示意圖；

圖2為本發明所提供的另一種低噪聲放大器優化方法的流程示意圖；

圖3為本發明所提供的一種電路建模所用的小信號等效電路圖；

圖4為本發明所提供的一種接入某一匹配電路時的低噪聲放大器電路圖；

圖5為本發明所提供的一種接入另一種匹配電路時的低噪聲放大器電路圖；

圖6為本發明所提供的函數f_d的等高線分布圖；

圖7為本發明所提供的實例仿真結果圖；

圖8為本發明所提供的低噪聲放大器主體電路的示意圖。

具體實施方式