[發(fā)明專利]模擬基帶電路

有效

• 申請?zhí)枺?/td>: 201110225716.8
• 申請日: 2011-08-08
• 公開（公告）號: CN102291343A
• 公開（公告）日: 2011-12-21
• 發(fā)明（設計）人: 李琛;王勇
• 申請（專利權(quán)）人: 上海集成電路研發(fā)中心有限公司
• 主分類號: H04L25/02
• 分類號: H04L25/02
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種模擬基帶電路，其特征是，包括：

雙轉(zhuǎn)單的低通濾波器，接收一模擬基帶信號，并濾除該模擬基帶信號中頻率高于基帶的部分，同時將該模擬基帶信號由兩路信號轉(zhuǎn)換為單路信號；

高通濾波器，接收經(jīng)雙轉(zhuǎn)單的低通濾波器得到的單路信號，并將該單路信號中頻率低于基帶的部分濾除；

閾值比較器，接收經(jīng)無源高通濾波器得到的信號，并將其與一預設的閾值電壓進行比較，從而將模擬基帶信號轉(zhuǎn)換為數(shù)字信號；

輸出緩沖器，將經(jīng)閾值比較器得到的數(shù)字信號整形后輸出。

2.根據(jù)權(quán)利要求1所述的模擬基帶電路，其特征是，所述雙轉(zhuǎn)單的低通濾波器的截止頻率選擇在所述模擬基帶信號帶寬的一半處。

3.根據(jù)權(quán)利要求1所述的低功耗模擬基帶電路，其特征是，所述高通濾波器的截止頻率為2～20MHz。

4.根據(jù)權(quán)利要求1所述的模擬基帶電路，其特征是，所述高通濾波器的截止頻率為10MHz。

5.根據(jù)權(quán)利要求1所述的模擬基帶電路，其特征是，所述雙轉(zhuǎn)單的低通濾波器包括：

第一NMOS，其柵極耦接一直流源，源極接地；

第二NMOS與第三NMOS，其源極相連且耦接至第一NMOS的漏極，柵極分別通過第一電容與第二電容耦接模擬基帶信號，且柵極分別通過第一電阻與第二電阻耦接一直流源；

第一PMOS與第二PMOS，其源極相連且電連接供電電源，柵極相連并耦接至第二NMOS的漏極，第一PMOS的漏極耦接第二NMOS的漏極，第二PMOS的漏極耦接第三NMOS的漏極。

6.根據(jù)權(quán)利要求5所述的模擬基帶電路，其特征是，所述雙轉(zhuǎn)單的低通濾波器還包括第一狀態(tài)控制單元，其包括：

第三PMOS，其柵極耦接一脈沖控制信號，源極耦接至所述供電電源，漏極耦接至所述第一PMOS與第二PMOS的源極。

7.根據(jù)權(quán)利要求6所述的模擬基帶電路，其特征是，所述高通濾波器為無源高通濾波器。

8.根據(jù)權(quán)利要求7所述的模擬基帶電路，其特征是，所述無源高通濾波器包括：

第三電阻，一端電連接供電電源；

第三電容，其一端耦接第二PMOS的漏極，另一端耦接第三電阻的另一端。

9.根據(jù)權(quán)利要求8所述的模擬基帶電路，其特征是，所述無源高通濾波器還包括：第二狀態(tài)控制單元，其包括：

第四PMOS，其源極耦接所述供電電源，柵極耦接一脈沖控制信號；

第四NMOS，其柵極和漏極耦接所述第四PMOS的漏極；

第五NMOS，其源極接地，柵極和漏極耦接所述第四NMOS的源極與所述第三電阻的一端。

10.根據(jù)權(quán)利要求8所述的模擬基帶電路，其特征是，所述無源高通濾波器還包括開關(guān)單元，其包括：

第六NMOS，其柵極耦接一脈沖控制信號，源極接地，漏極耦接所述第三電阻與第三電容之間。

11.根據(jù)權(quán)利要求8所述的模擬基帶電路，其特征是，所述閾值比較器包括：

第七NMOS，其柵極耦接一直流源，源極接地；

第八NMOS與第九NMOS，其源極相連且耦接至第七NMOS的漏極，第八NMOS的柵極耦接所述第三電阻與第三電容之間，第九NMOS的柵極通過第四電容接地并通過第四電阻耦接所述閾值電壓；

第五PMOS與第六PMOS，其源極相連且電連接供電電源，柵極相連并耦接至第八NMOS的漏極，第五PMOS的漏極耦接第八NMOS的漏極，第六PMOS的漏極耦接第九NMOS的漏極。

12.根據(jù)權(quán)利要求11所述的模擬基帶電路，其特征是，所述閾值比較器還包括第三狀態(tài)控制單元，其包括：

第七PMOS，其柵極耦接一脈沖控制信號，源極耦接至所述供電電源，漏極耦接至所述第五PMOS與第六PMOS的源極。

13.根據(jù)權(quán)利要求11所述的模擬基帶電路，其特征是，所述輸出緩沖器包括：

第十NMOS與第八PMOS，其漏極相連，且柵極相連并耦接所述第六PMOS的漏極與第九NMOS的漏極，第十NMOS的源極接地，第八PMOS的源極耦接供電電源；

第十一NMOS與第九PMOS，其柵極相連且耦接所述第十NMOS與第八PMOS的漏極，所述第十一NMOS的源極接地，第九PMOS的源極耦接供電電源，且第十一NMOS與第九PMOS的漏極相連且引出整形后的數(shù)字信號。