[發明專利]電源起始重置電路

無效

• 申請號: 201110225392.8
• 申請日: 2011-08-03
• 公開（公告）號: CN102769450A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 林立平
• 申請（專利權）人: 瑞鼎科技股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;祁建國

技術領域

本發明是有關于一種電源起始重置電路，特別是一種可在不同臨界電壓值改變重置信號Reset的邏輯電平的電源起始重置電路。

背景技術

在許多電子裝置中均具有電源起始重置電路，其主要功能如下：在開機時發出一重置信號至電子裝置中的邏輯組件，例如對起始狀態敏感的緩存器、計數器及正反器等設定一預定狀態；在關機時發出一重置信號，以對上述邏輯組件另設定一預定狀態。此外，當電源供應不正常，例如電壓過低時，則發出一重置信號以重新啟動該電子裝置。

圖1所示為公知電源起始重置電路的電路圖。該電源起始重置電路10具有一上拉組件12及一下拉組件14。其中該上拉組件12為一P型金氧半晶體管MP1，而該下拉組件14為一N型金氧半晶體管MN1。

圖2所示為公知電源起始重置電路的重置信號及臨界電壓的波形圖。請同時參照圖1，該公知電源起始重置電路的作法為利用該P型金氧半晶體管MP1及該N型金氧半晶體管MN1的不同導通能力。當供應電源V_DD的電壓電平為0V時，P型金氧半晶體管MP1尚未導通，因此電容C1上的電壓值Reset_f為0V，此時該電源起始重置電路10的輸出端節點N2的Reset邏輯電平為0。當該供應電源V_DD的電壓電平上升至一臨界電壓VRES時，該P型金氧半晶體管MP1的導通能力會大于該N型金氧半晶體管MN1的導通能力，使得該第一邏輯組件X1會轉態而改變輸出的邏輯電平。此時，該電源起始重置電路10的輸出端節點N2的邏輯電平為1。因此，該電源起始重置電路10會發出具有高邏輯電平的重置信號Reset至其它電路(沒有示出)，由此重置這些電路的邏輯電平。

當供應電源V_DD關閉時，供應電源V_DD的電壓會開始下降。當供應電源V_DD的電壓電平小于該臨界電壓VRES時，該P型金氧半晶體管MP1的導通能力會小于該N型金氧半晶體管MN1的導通能力。因此，該第一邏輯組件X1會轉態而改變輸出的邏輯電平。此時，該電源起始重置電路10的輸出端節點N2的邏輯電平會由1變為0。因此，重置信號Reset將具有邏輯電平0。

由此可知，上述公知電路僅能于相同臨界電壓值VRES時改變重置信號Reset的邏輯電平。因此，本發明提供一種可在不同臨界電壓值改變重置信號Reset的邏輯電平的電源起始重置電路以解決上述問題。

發明內容

鑒于上述問題，本發明提供一種可在不同臨界電壓值改變重置信號Reset的邏輯電平的電源起始重置電路，由此解決先前技術所存在的問題。

本發明的一實施例為一種電源起始重置電路，包含一第一上拉組件，一第二上拉組件，一第一下拉組件以及一第一邏輯組件。該第一上拉組件耦接于一供應電源和一第一節點之間，該第二上拉組件耦接于該供應電源及一第二節點之間，該第一下拉組件耦接于該第一節點及一接地端之間，該第一邏輯組件耦接于該第一節點及該第二節點之間，其中該第二上拉組件根據該第二節點上的電壓而動作。

本發明的另一實施例為一種電源起始重置電路，包含一第一上拉組件，一第一下拉組件，一第二下拉組件，一第一邏輯組件以及一第二邏輯組件。該第一上拉組件耦接于一供應電源及一第一節點之間，該第一下拉組件耦接于該第一節點及一接地端之間，該第二下拉組件耦接于該共同節點及一第三節點之間，該第一邏輯組件耦接于該第一節點及該第二節點之間，該第二邏輯組件耦接于該第二節點及該第三節點之間。其中該第二下拉組件根據該第三節點的電壓而動作。

換句話說，本發明為一種電源起始重置電路，包含：

一第一上拉組件，耦接于一供應電源和一第一節點的間；

一第二上拉組件，耦接于該供應電源及一第二節點的間；

一第一下拉組件，耦接于該第一節點及一共同節點的間；以及

一第一邏輯組件，耦接于該第一節點及該第二節點的間；

其中，該第二上拉組件根據該第二節點上的電壓而動作。

本發明所述的電源起始重置電路，其中該第一上拉組件為一P型金氧半晶體管，其電源連接至該供應電源，其漏極連接至該第一節點，且其柵極連接至該共同節點，該第一下拉組件為一N型金氧半晶體管，其電源連接至該共同節點，其漏極連接至該第一節點，且其柵極連接至該供應電源。

本發明所述的電源起始重置電路，其中該第二上拉組件為一壓控組件或一P型金氧半晶體管。

本發明所述的電源起始重置電路，其中當該第二上拉組件為一P型金氧半晶體管時，其電源連接至該供應電源，其漏極連接至該第一節點，且其柵極連接至該第二節點。