[發明專利]一種高維持電壓P型靜電防護半導體器件

無效

• 申請號: 201110224197.3
• 申請日: 2011-08-07
• 公開（公告）號: CN102280471A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 錢欽松;潘宏偉;劉斯揚;孫偉鋒;陸生禮;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

技術領域

本發明涉及功率半導體器件的可靠性領域，更具體的說，是關于一種適用于靜電防護的高維持電壓半導體晶體管的新結構。

背景技術

隨著節能需求日益增強，功率集成電路產品的性能越來越受到關注，其中電路的可靠性問題也越來越受到電路設計工程師的重視。靜電釋放就是一個非常重要的可靠性問題，也是造成諸多電子產品失效的主要原因之一。而隨著工藝特征尺寸的不斷縮小，電子產品更加容易遭到靜電釋放的損傷，于是靜電防護問題也日益變得嚴峻。

目前，在靜電防護問題中，一般是在電路的輸入與輸出端口上，利用靜電防護器件組成靜電防護電路。當有靜電放電時，防護電路能夠率先開啟，釋放靜電放電電流，鉗制靜電放電電壓，使靜電放電不會對內部電路造成損傷。而當內部電路正常工作時，靜電防護電路應當不作為，不對內部電路產生影響。其中，為了起到有效的靜電防護作用，防護器件的觸發電壓應該低于被保護電路的擊穿電壓，而為了降低閂鎖發生的風險，防護器件的維持電壓應當高于電路的電源電壓。

針對低壓工藝的靜電保護，人們已經研究出了許多能夠滿足不同的需求的防護器件，其中P型橫向雙擴散金屬氧化物半導體晶體管在靜電保護中也得到了廣泛的應用。P型橫向雙擴散金屬氧化物半導體晶體管以及其結構在低壓工藝中的靜電保護開發已經趨于成熟，但是在高壓工藝中的靜電保護的設計中卻存在很大的問題。其主要問題是P型橫向雙擴散金屬氧化物半導體晶體管的維持電壓過低，存在很大的閂鎖風險，這樣就使得P型橫向雙擴散金屬氧化物半導體晶體管在高壓工藝中的靜電保護的設計和應用中受到很大的限制。于是，要想在高壓工藝中利用P型橫向雙擴散金屬氧化物半導體晶體管做靜電防護器件，就必須改進器件結構，以解決在更小的面積上設計既能夠實現靜電放電防護功能又沒有閂鎖風險的問題。

圍繞著高壓工藝的靜電保護對高維持電壓、低閂鎖風險以及較低的成本的要求，本文介紹了一種新型的高維持電壓P型靜電防護半導體器件，在同樣的尺寸下與傳統的P型橫向雙擴散金屬氧化物半導體晶體管相比，其維持電壓有了明顯的提升，降低了發生閂鎖的風險。

發明內容

本發明在不改變器件的面積的基礎上，提供一種能夠有效提高維持電壓，降低發生閂鎖風險的高維持電壓P型靜電防護半導體器件。

本發明采用如下技術方案：

一種高維持電壓P型靜電防護半導體器件，包括：半導體襯底，在半導體襯底上面設置有埋氧化層，在埋氧化層上設有P型摻雜半導體區，在P型摻雜半導體區上設有N阱和P型漏區，在N阱上設有P型源區和N型接觸區，在N阱的表面設有柵氧化層且柵氧化層自N阱延伸至P型摻雜半導體區，在N阱表面的P型源區、P型接觸區和柵氧化層的以外區域及P型摻雜半導體區表面的P型漏區以外區域設有場氧化層，在柵氧化層的表面設有多晶硅柵且多晶硅柵延伸至場氧化層的表面，在場氧化層、N型接觸區、P型源區、多晶硅柵及P型漏區的表面設有氧化層，在P型源區、N型接觸區、多晶硅柵和P型漏區上分別連接有金屬層，其特征在于：在N阱內還設有N型摻雜半導體區，并且N型摻雜半導體區位于P型源區和柵氧化層的下方。?

與現有技術相比，本發明具有如下優點：

（1）本發明結構與常規的P型絕緣體上硅的橫向雙擴散金屬氧化物半導體晶體管相比，N阱6內設有N型摻雜半導體區121。一般來說，在大注入情況下，該器件寄生的PNP管會發生Kirk效應，即基區展寬效應，使得器件的雪崩峰值位置由原來的N阱6和P型摻雜半導體區7組成的PN結的交界面轉移到了P型漏區10附近，因為P型漏區10是重摻雜，因而同樣的電壓下電場峰值會更高，在同樣的電流密度下因為局部產生的熱量跟電場和電流的乘積成正比例關系因而會使P型漏區10附近產生更高的熱量，從而使器件在較低的電流密度下就發生二次擊穿致使器件燒毀，而設置的這個N型摻雜半導體區121能夠抑制Kirk效應的發生。

（2）N型摻雜半導體區121的第二個作用是通過抑制器件的Kirk效應，降低P型漏區10的峰值電場進而降低了雪崩倍增因子，使得器件的維持電壓升高，因而降低了閂鎖的風險。參照圖3，????????????????????????????????????????????????為常規結構的維持電壓，為本發明結構的維持電壓，可以看到，同常規結構相比，本發明結構的維持電壓有了明顯的提高。

（3）本發明器件在提高了維持電壓，降低了閂鎖的風險的同時并不改變器件原來的版圖面積，且不需要額外過多的工藝流程。