[發明專利]控制上電順序的方法和裝置

在審

• 申請號: 201110221251.9
• 申請日: 2011-08-03
• 公開（公告）號: CN102915097A
• 公開（公告）日: 2013-02-06
• 發明（設計）人: 葉位彬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: G06F1/26
• 分類號: G06F1/26
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及到通信領域，特別涉及到一種控制上電順序的方法和裝置。

背景技術

通訊設備中各單板都有上電順序要求，傳統的上電順序控制方法主要有兩種：第一，如圖1所示，利用不同的電容充電延時來控制各個單板電源的使能信號，以獲得不同的上電時間；第二，如圖2所示，利用前一個單板電源的輸出作為下一個單板電源的使能信號。第一種方法雖然電路簡單，但是不容易獲得準確的電容充電延時，必須仔細地調整阻容值，且很難實現大尺度的上電延時，在實際應用中很大局限性。第二種方法電路比較復雜，而且前后兩個單板電源的上電延時很大，如果存在多個單板電源需要控制上電順序，最后一個單板電源的上電比第一個單板電源的上電有大延時。這兩種方法都只能應用于簡單的上電順序控制場合，對于日趨復雜的上電順序要求越來越難以應付。

發明內容

本發明的主要目的為提供一種控制上電順序的方法和裝置，以簡單、低成本的方法實現準確的上電時間控制，滿足日趨復雜的上電順序要求。

本發明提出一種控制上電順序的方法，包括：

通過預設的計時器對多個被上電模塊的上電時間進行計時；

當所述被上電模塊的上電時間到達時，控制電源分別對所述被上電模塊上電。

優選地，所述控制電源分別對各模塊上電包括：

當存在多個電源，分別對應所述被上電模塊時，則在被上電模塊的上電時間到達時，啟動上電時間到達的被上電模塊對應的電源，進行上電。

優選地，所述控制電源分別對各模塊上電還包括：

只有一個電源時，則在被上電模塊的上電時間到達時，啟動上電時間到達的被上電模塊對應的開關，進行上電。

優選地，所述定時器為一個或多個。

優選地，當所述定時器為多個時，分別通過所述多個定時器對各被上電模塊進行計時。

本發明還提出一種控制上電順序的裝置，包括：

計時模塊，用于通過預設的計時器對多個被上電模塊的上電時間進行計時；

上電模塊，用于當所述被上電模塊的上電時間到達時，控制電源分別對所述被上電模塊上電。

優選地，所述上電模塊具體用于：

當存在多個電源，分別對應所述被上電模塊時，則在被上電模塊的上電時間到達時，啟動上電時間到達的被上電模塊對應的電源，進行上電。

優選地，所述上電模塊還具體用于：

只有一個電源時，則在被上電模塊的上電時間到達時，啟動上電時間到達的被上電模塊對應的開關，進行上電。

優選地，所述定時器為一個或多個。

優選地，當所述定時器為多個時，所述計時模塊分別通過所述定時器對各被上電模塊進行計時。

本發明提供的一種控制上電順序的方法和裝置，可以復用通訊設備內已有的CPLD或FPGA作邏輯控制，以簡單、低成本的方法實現準確的上電時間控制及復雜的上電順序控制，滿足日趨復雜的單板或芯片上電順序要求，提高單板可靠性。通過本發明，調整上電時間和上電順序，只需要修改相應代碼，無需修改硬件電路，簡化設計流程。

附圖說明

圖1為現有技術的上電順序控制方法示意圖；

圖2為現有技術的另一上電順序控制方法示意圖；

圖3為本發明控制上電順序的方法和裝置的應用場景；

圖4為本發明控制上電順序的方法和裝置的另一應用場景；

圖5為本發明控制上電順序的方法一實施例的系統架構圖；

圖6為本發明控制上電順序的方法一實施例的流程示意圖；

圖7為本發明控制上電順序的裝置一實施例的結構示意圖。

本發明目的的實現、功能特點及優點將結合實施例，參照附圖做進一步說明。

具體實施方式

應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。

本發明提供一種控制上電順序的方法一實施例，本實施例包括控制模塊、給控制模塊供電的小功率電源及其它外圍電路。控制模塊的主要功能是計時，并在各個設定的時間點分別啟動各個被上電模塊的電源。控制模塊主要包含一個計時器和若干控制輸出管腳，可由CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)、FPLD(Field?programmable?logic?device，現場可編程邏輯控制器)或其它控制器加晶振實現，晶振產生固定周期的脈沖送給CPLD或FPLD，CPLD或FPLD內部的計數器對脈沖進行計數，脈沖的周期乘以計數值即為計時器的值。