[發明專利]DDR控制器端口命令傳輸的方法及系統

有效

• 申請號: 201110219419.2
• 申請日: 2011-08-02
• 公開（公告）號: CN102279821A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 田勁;朱從義;張耀輝
• 申請（專利權）人: 記憶科技（深圳）有限公司
• 主分類號: G06F13/18
• 分類號: G06F13/18
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 黃韌敏

技術領域

本發明涉及計算機領域，尤其涉及一種DDR控制器端口命令傳輸的方法及系統。

背景技術

基于AHB(Advanced?High-performance?Bus，高級高性能總線)總線的DDR為(Double?Data?Rate?SDRAM，雙倍速率同步動態隨機存儲器)控制器通常有多個AHB總線端口，每個端口都連接了一個AHB?MASTER(高級高性能總線主設備)，當多個MASTER同時訪問DDR控制器時，DDR控制器需要恰當的處理這些MASTER的請求。DDR控制器高效的處理來自AHB?MASTER的命令請求，能大大提高DDR控制器的工作效率。

目前處理多個MASTER的命令請求，通常使用的是round?robin(輪排)+端口優先級設置算法。以8個AHB端口為例，設置端口的優先級從端口0到端口7依次降低，該算法處理端口請求的方法如表1所示。其中有8個AHB端口，端口0到端口7分別連接了8個AHB?MASTER，DDR控制器內有一個內部計數器，每次有一個端口獲得了DDR控制器仲裁響應，則計數器加一，否則保持當前值不變。DDR控制器從端口0開始，依次對各個端口進行仲裁，每輪可以獲得仲裁響應的端口編號和計數器當前值一致，若此輪仲裁中，可以獲得的仲裁端口有端口命令請求，則該端口獲得DDR控制仲裁，否則剩余的優先級高并且有發出端口命令請求的端口獲得DDR控制仲裁。DDR控制命令仲裁以此循環往復的對各個端口的命令進行仲裁。

此算法的一個缺陷就是，當計數器當前值對應的端口無命令請求時，總是由有請求的優先級最高的端口獲得仲裁，優先級低的有請求的端口無法獲得DDR控制器的仲裁，這樣可能會造成優先級高的端口獲得DDR仲裁的幾率遠遠高于優先級低的端口，從而降低DDR控制器的仲裁效率。

表1

綜上可知，現有的DDR控制器端口命令傳輸技術在實際使用上，顯然存在不便與缺陷，所以有必要加以改進。

發明內容

針對上述的缺陷，本發明的目的在于提供一種雙倍速率同步動態隨機存儲器(DDR)控制器端口命令傳輸的方法及系統，以提高雙倍速率同步動態隨機存儲器控制器端口仲裁的效能及其工作性能，優化雙倍速率同步動態隨機存儲器控制器端口命令傳輸。

為了實現上述目的，本發明提供一種雙倍速率同步動態隨機存儲(DDR)控制器端口命令傳輸的方法，所述雙倍速率同步動態隨機存儲器控制器包括多個端口，多個高級高性能總線主設備分別連接于所述多個端口中的一個端口，包括：

A、預設每個所述高級高性能總線主設備連接的所述雙倍速率同步動態隨機存儲器控制器的端口獲得所述雙倍速率同步動態隨機存儲器控制器仲裁的仲裁率上限值及下限值；

B、所述雙倍速率同步動態隨機存儲器控制器對所述多個端口進行輪排仲裁，獲取當前每個所述端口的仲裁率；

C、根據所述預設的仲裁率上限值及下限值，以及獲取的當前每個所述端口的仲裁率，控制所述多個高級高性能總線主設備通過所述多個端口與所述雙倍速率同步動態隨機存儲器控制器之間的命令傳輸。

根據所述的方法，所述步驟C包括：

C1、對所述多個高級高性能總線主設備連接的所述雙倍速率同步動態隨機存儲器控制器的端口進行輪排仲裁；

C2、判斷輪排到的所述雙倍速率同步動態隨機存儲器控制器的端口是否有命令請求，若有則執行步驟C3；若無則執行步驟C4；

C3、判定輪排到的所述雙倍速率同步動態隨機存儲器控制器的端口當前的仲裁率是否高于該端口仲裁率的上限值；

若高于該端口仲裁率上限值，則所述雙倍速率同步動態隨機存儲器控制器移向下一個有命令請求且優先權最高的端口進行其仲裁率是否高于該端口仲裁率上限值的判定，直到遇到判定仲裁率低于其仲裁率上限值且有命令請求的端口，所述雙倍速率同步動態隨機存儲器控制器對該端口進行仲裁；

若低于或等于該端口仲裁率的上限值，則該端口獲得所述雙倍速率同步動態隨機存儲器控制器的仲裁；

C4、判斷沒有輪排到的所述雙倍速率同步動態隨機存儲器控制器的端口中，是否有有命令請求且仲裁率低于其仲裁率下限值的端口；

若有則將這些仲裁率低于其仲裁率下限值的端口進行優先級排序，其中優先級最高的端口獲得所述雙倍速率同步動態隨機存儲器控制器的仲裁；

若無則所述雙倍速率同步動態隨機存儲器控制器的仲裁移向其他剩余的有命令請求且優先級最高的端口，判斷該端口仲裁率是否高于其仲裁率上限值；