[發明專利]雙溝槽隔離結構的形成方法

有效

• 申請號: 201110218563.4
• 申請日: 2011-08-01
• 公開（公告）號: CN102280404A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 高超
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/308
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制作技術領域，特別涉及一種雙溝槽隔離結構的形成方法。

背景技術

以絕緣體上硅(Silicon?On?Insulator，SOI)為襯底的集成電路具有低壓低功耗，高速度，高集成度的特點，是半導體技術向納米級發展的主流工藝。雙極型晶體管是模擬集成電路中非常重要的器件單元，基于絕緣體上硅工藝的雙極型晶體管需要使用雙溝槽隔離(Dual-STI)結構，其需要特別的制作方法。現有的形成雙溝槽隔離結構的方法參考附圖1，1A，1B至附圖5，5A，5B。

參考圖1，1A，1B，其中，附圖1為半導體結構的俯視圖，圖1A，1B分別為半導體結構在AA，BB方向的截面結構示意圖；首先，提供半導體襯底，所述的半導體襯底為絕緣體上硅(Silicon?On?Insulator，SOI)，包括襯底硅100，以及依次位于襯底硅100上的掩埋絕緣層101，頂層硅102。所述的掩埋絕緣層101厚度例如為1500埃，頂層硅102厚度例如為1000埃。隨后在所述頂層硅102上依次形成襯墊層103，硬掩膜層104，所述襯墊層103厚度例如為100埃，硬掩膜層104厚度例如為1100埃，材料例如為氮化硅。

參考圖2，2A，2B，其中，附圖2為半導體結構的俯視圖，圖2A，2B分別為半導體結構在AA，BB方向的截面結構示意圖，以圖案化的第一掩膜層105為掩膜，刻蝕所述硬掩膜層104，襯墊層103以及頂層硅102至暴露出掩埋絕緣層101，形成第一溝槽，所述的第一溝槽在AA，BB方向的截面形狀分別為106A，106B。所述的第一溝槽深度大于1000埃。在刻蝕形成第一溝槽之后，在溝槽內有部分掩埋絕緣層101需要被過刻蝕，在第一溝槽對應位置剩余的掩埋絕緣層101的厚度例如為1300埃。

參考圖3，3A，3B，其中，附圖3為半導體結構的俯視圖，圖3A，3B分別為半導體結構在AA，BB方向的截面結構示意圖，在所述的硬掩膜層上，以及第一溝槽內形成完全覆蓋所述半導體結構的光刻膠層，隨后，曝光，顯影所述光刻膠層，形成第二掩膜層圖案107，在AA方向，第一溝槽與第二掩膜層圖案重疊部分里的光刻膠層被去除，形成光刻膠的開口，在圖BB方向，光刻膠層被完全去除，包括第一溝槽與第二掩膜層圖案重疊部分里光刻膠。

隨后，以所述的第二掩膜層107為掩膜，刻蝕所述硬掩膜層，至BB方向暴露出襯墊層103，形成所述的第二溝槽。在BB方向，第二溝槽109暴露出襯墊層103，第一溝槽和第二掩膜層圖案重疊部分，即光刻膠開口暴露出的掩埋絕緣層101被大部分去除，形成附圖AA方向的第二溝槽108A和BB方向的108B。形成第二溝槽工藝中采用的刻蝕氣體包括CHF₃，由于其對SiN:SiO₂的刻蝕選擇比通常只是稍大于1，掩埋絕緣層101將變得很薄，例如200埃。

參考圖4，4A，4B，其中，附圖4為半導體結構的俯視圖，圖4A，4B分別為半導體結構在AA，BB方向的截面結構示意圖，沿第二溝槽繼續刻蝕所述襯墊層至BB方向暴露出頂層硅，最終形成的第二溝槽的深度例如為400埃。由于刻蝕劑對掩埋絕緣層101繼續刻蝕，直至襯底硅100，導致SOI器件被刻穿。

參考圖5，5A，5B，去除所述的光刻膠圖案107，其中，附圖5為半導體結構的俯視圖，圖5A，5B分別為半導體結構在AA，BB方向的截面結構示意圖。從附圖中可以看出，在AA方向和BB方向，在刻蝕形成第一溝槽和第二溝槽的工藝中被重復刻蝕的部分110A和110B，掩埋絕緣層被刻穿。

發明內容

本發明解決的問題是：在現有的雙溝槽的刻蝕工藝中，在刻蝕形成第一溝槽和第二溝槽的工藝中被重復刻蝕的部分，掩埋絕緣層被刻穿的缺陷。

一種雙溝槽隔離結構的形成方法，包括：提供包括襯底硅，掩埋絕緣層和頂層硅的絕緣體上硅，在頂層硅上依次形成襯墊層，硬掩膜層和第二掩膜層；以圖案化第二掩膜層為掩膜，刻蝕硬掩膜層至暴露出襯墊層形成第二開口；去除第二掩膜層，在所述硬掩膜層上以及第二開口內形成犧牲層；去除部分犧牲層至暴露出硬掩膜層；在所述硬掩膜層以及犧牲層上形成圖案化的第一掩膜層，刻蝕硬掩膜層、襯墊層以及部分頂層硅形成第一開口，第二開口區域與第一開口區域部分重疊；去除犧牲層和第一掩膜層；刻蝕第一開口至暴露出掩埋絕緣層形成第一溝槽，刻蝕第二開口以及部分頂層硅至形成第二溝槽。z