[發(fā)明專(zhuān)利]基于CPCI總線的多功能數(shù)據(jù)采集模塊

有效

• 申請(qǐng)?zhí)枺?/td>: 201110218053.7
• 申請(qǐng)日: 2011-08-01
• 公開(kāi)（公告）號(hào): CN102279830A
• 公開(kāi)（公告）日: 2011-12-14
• 發(fā)明（設(shè)計(jì)）人: 張秀磊;周強(qiáng);徐志躍
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京航空航天大學(xué)
• 主分類(lèi)號(hào): G06F13/38
• 分類(lèi)號(hào): G06F13/38;G06F13/40;G08C19/00
• 代理公司: 北京慧泉知識(shí)產(chǎn)權(quán)代理有限公司 11232
• 代理人: 王順榮;唐愛(ài)華

1.一種基于CPCI總線的多功能數(shù)據(jù)采集模塊，其特征在于：其組成分為兩部分——硬件模塊和FPGA程序；

其中硬件模塊包括：

1)一阻抗控制電路板，包含焊接于此電路板上的電子元器件，具體包括以下八個(gè)單元：

①一FPGA單元，其應(yīng)用FPGA芯片，焊接于所述的阻抗控制電路板的中心位置，用于實(shí)現(xiàn)對(duì)阻抗控制電路板上其它各組成單元的連接和操控；

②一CPCI總線單元，其應(yīng)用CPCI總線橋接芯片，用于與FPGA單元配合實(shí)現(xiàn)該基于CPCI總線的多功能數(shù)據(jù)采集模塊與CPCI總線計(jì)算機(jī)的數(shù)據(jù)傳輸；

③一AD轉(zhuǎn)換單元，采用四塊16位AD轉(zhuǎn)換芯片，采集模式為并行模式，采集速率1K、2K、5K、8K、10K、15K、20K、100K、150K、200K可選，可同時(shí)以最高200KSPS將32路單端或16路差分模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)；

④一DA轉(zhuǎn)換單元，采用16位DA轉(zhuǎn)換芯片，可將16路數(shù)字信號(hào)以多種工作模式轉(zhuǎn)化為模擬信號(hào)；所述的多種工作模式包括：16路同步輸出、高8路同步輸出、低8路同步輸出、每路單獨(dú)輸出；

⑤一定時(shí)器單元，采用鎖存驅(qū)動(dòng)芯片，采用FPGA內(nèi)部程序定時(shí)控制，可同時(shí)提供4路32位定時(shí)信號(hào)；

⑥一計(jì)數(shù)器單元，采用鎖存芯片，采用FPGA內(nèi)部程序計(jì)數(shù)控制，可同時(shí)對(duì)4路數(shù)字脈沖信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)器位寬為24位；

⑦一通用IO單元，采用雙向緩沖芯片，每8路為一組，共四組，每組IO輸入輸出方向程序可控，根據(jù)實(shí)際需要進(jìn)行配置；

⑧一輔助電路單元，實(shí)現(xiàn)對(duì)所有單元的供電，對(duì)整個(gè)電路的復(fù)位，程序的下載，并為部分芯片提供配置信息；

2)一SCSI100信號(hào)連接插座，焊接于阻抗控制電路板的左側(cè)邊緣，用于提供該基于CPCI總線的多功能數(shù)據(jù)采集模塊中的各種模擬、數(shù)字信號(hào)與外部設(shè)備連接的接口；

3)一標(biāo)準(zhǔn)CPCI總線連接器，焊接于阻抗控制電路板的右下方邊緣，用于提供CPCI總線與計(jì)算機(jī)背板之間連接的接口；

4)一標(biāo)準(zhǔn)3U?Eurocard板卡前面板，安裝于阻抗控制電路板的左側(cè)邊緣，用于為該基于CPCI總線的多功能數(shù)據(jù)采集模塊提供硬件保護(hù)，便于板卡的安裝與固定，并起到電磁屏蔽作用；

FPGA程序包括：

1)AD轉(zhuǎn)換模塊，對(duì)32路單端或16路差分中被選擇的通道進(jìn)行模數(shù)轉(zhuǎn)換，并通過(guò)中斷方式通知CPCI總線計(jì)算機(jī)讀取轉(zhuǎn)換的結(jié)果；

2)DA轉(zhuǎn)換模塊，對(duì)CPCI總線計(jì)算機(jī)下發(fā)的數(shù)字量進(jìn)行數(shù)模轉(zhuǎn)換，另外，采用開(kāi)環(huán)方式與軟件數(shù)據(jù)處理結(jié)合，實(shí)現(xiàn)對(duì)DA輸出模擬信號(hào)的修正，使得DA輸出小于1bit的誤差；

3)定時(shí)器模塊，經(jīng)CPCI總線計(jì)算機(jī)配置后的4路32位定時(shí)器定時(shí)信號(hào)輸出；

4)計(jì)數(shù)器模塊，經(jīng)CPCI總線計(jì)算機(jī)配置后的4路24位計(jì)數(shù)器進(jìn)行輸入脈沖信號(hào)的計(jì)數(shù)；

5)通用IO模塊，接收CPCI總線計(jì)算機(jī)配置信息，得到輸入輸出方向和輸入輸出使能設(shè)置后，由開(kāi)啟命令進(jìn)入IO的讀寫(xiě)操作；

6)上位機(jī)譯碼、各模塊軟件隔離和中斷處理模塊，建立上位機(jī)與底層各模塊之間的通信；利用數(shù)據(jù)緩沖FIFO和RAM實(shí)現(xiàn)上位機(jī)部分與底層各模塊部分之間的軟件隔離；應(yīng)用所需的所有中斷部分統(tǒng)一由中斷處理模塊進(jìn)行管理，便于軟件的調(diào)試。

2.根據(jù)權(quán)利要求1所述的基于CPCI總線的多功能數(shù)據(jù)采集模塊，其特征在于：所述的AD轉(zhuǎn)換模塊，其組成包括：一AD轉(zhuǎn)換子模塊、一數(shù)據(jù)緩存FIFO、一中斷發(fā)送子模塊和一CPCI總線讀操作子模塊；

AD轉(zhuǎn)換子模塊，完成模數(shù)轉(zhuǎn)換的過(guò)程和將轉(zhuǎn)換結(jié)果存入FIFO過(guò)程；

數(shù)據(jù)緩存FIFO，是在FPGA內(nèi)部開(kāi)辟的大小為16K×32-bit的存儲(chǔ)空間，將數(shù)據(jù)緩存FIFO設(shè)置為32位寬，即一個(gè)存儲(chǔ)單元可存儲(chǔ)兩個(gè)通道的轉(zhuǎn)換結(jié)果，計(jì)算機(jī)每次可以讀取兩個(gè)通道的轉(zhuǎn)換結(jié)果；

中斷發(fā)送子模塊，根據(jù)計(jì)算機(jī)設(shè)置的數(shù)據(jù)緩存FIFO中斷Level，滿(mǎn)足條件后在中斷屏蔽位開(kāi)啟前提下向計(jì)算機(jī)申請(qǐng)中斷，通知計(jì)算機(jī)讀取AD轉(zhuǎn)換結(jié)果；

CPCI總線讀操作子模塊，通過(guò)與CPCI總線單元的電氣信號(hào)的時(shí)序配合，實(shí)現(xiàn)DMA和總線Target從設(shè)備讀寫(xiě)數(shù)據(jù)兩種方式，完成計(jì)算機(jī)對(duì)AD模塊配置信息的下發(fā)和AD轉(zhuǎn)換結(jié)果的讀取。