[發明專利]基于DDS和乒乓式鎖相環相結合的步進頻信號產生方法

無效

• 申請號: 201110217047.X
• 申請日: 2011-07-29
• 公開（公告）號: CN102347764A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 張春榮;余鐵軍;糜光璞;王棟;梁文博;郝金華
• 申請（專利權）人: 中國兵器工業第二○六研究所
• 主分類號: H03L7/08
• 分類號: H03L7/08;G01S7/28
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 張問芬

1.一種基于DDS和乒乓式鎖相環相結合的步進頻信號產生方法，將直接數字頻率合成和鎖相頻率合成結合到一起，用于提高雷達頻率合成器的戰技指標，其特征在于：直接數字頻率合成(DDS)用于合成窄帶小步進信號，乒乓式鎖相環用于合成寬帶大步進信號，通過頻率搬移的方式將寬帶大步進信號與窄帶小步進信號結合在一起，產生捷變頻寬帶步進頻信號，所述步進頻信號產生經過如下步驟：

1)采用直接數字頻率合成(DDS)產生起始頻率為f_DDS、頻率步進為Δf、頻率點數為K個、頻率點駐留時間為Tr的中頻窄帶小步進信號，所述中頻窄帶小步進信號表示為f_DDS、f_DDS+Δf、…、f_DDS+(K-1)Δf，其帶寬為(K-1)Δf；

2)通過混頻的方式將DDS產生的中頻窄帶小步進信號的頻率搬移到微波頻段，產生起始頻率為f_LO+f_DDS、頻率步進為Δf、頻率點數為K個、頻率點駐留時間為Tr的微波窄帶小步進信號，所述微波窄帶小步進信號表示為f_LO+f_DDS、f_LO+f_DDS+Δf、…、f_LO+f_DDS+(K-1)Δf，其帶寬為(K-1)Δf；

3)采用乒乓式鎖相環產生起始步率為f_PLL、頻率步進為KΔf、頻率點數為L個、頻率點駐留時間為KTr的射頻寬帶大步進信號，所述射頻寬帶大步進信號表示為f_PLL、f_PLL+KΔf、…、f_PLL+(L-1)KΔf，其帶寬為(L-1)KΔf；

4)將步驟2)產生的微波窄帶小步進信號和步驟3)產生的射頻寬帶大步進信號進行混頻，得到起始頻率為f_LO+f_DDS+f_PLL、頻率步進為Δf、頻率點數為K×L個、頻率點駐留時間為Tr的微波寬帶小步進信號，所述微波寬帶小步進信號表示為f_LO+f_DDS+f_PLL、f_LO+f_DDS+f_PLL+Δf、…、f_LO+f_DDS+f_PLL+(KL-1)Δf，其帶寬為(KL-1)Δf。如果令f₀＝f_LO+f_DDS+f_PLL、N＝K×L，所述微波寬帶小步進信號就可以表示為f₀、f₀+Δf、…、f₀+(N-1)Δf，它是起始頻率為f₀、頻率步進為Δf、頻率點數為N個、頻率點駐留時間為Tr的步進頻信號；

5)在脈沖寬度為τ、脈沖重復間隔為Tr的調制脈沖控制下，采用高速、高隔離調制器對步驟4)產生的微波寬帶小步進信號進行脈沖調制，就可以得到最終的雷達步進頻信號，它是由N個子脈沖組成的脈沖串，子脈沖寬度為τ、子脈沖重復間隔為Tr、第一個子脈沖的載波頻率為f₀、子脈沖載頻步進為Δf。

2.根據權利要求1所述的基于DDS和乒乓式鎖相環相結合的步進頻信號產生方法，其特征在于：實現該方法的裝置由直接數字頻率合成器(DDS)、FPGA控制電路、單刀雙擲開關、兩個相同鎖相環路以及濾波器，倍頻器、兩級混頻器、放大器、脈沖調制器和隔離器構成，采用兩個相同的鎖相環路與一個微波單刀雙擲開關相結合組成乒乓式鎖相環，通過FPGA控制電路的控制產生射頻寬帶大步進信號，FPGA控制電路還控制直接數字頻率合成器(DDS)產生中頻窄帶小步進信號，用于實現乒乓式鎖相環大步進頻率之間的小步進，在直接數字頻率合成器(DDS)輸出端采用濾波器對DDS輸出信號的帶外雜散進行濾除，以用保證輸出信號的頻譜純度；倍頻器將輸入信號f_REF直接倍頻到微波頻段作為第一級混頻器的本振信號輸出；第一級混頻器將直接數字頻率合成器(DDS)產生的窄帶小步進信號先通過一級混頻將其頻率搬移到微波頻段，產生微波頻段窄帶小步進信號，經濾波器濾除混頻產生的交互調分量，再由放大器調整信號幅度；第二級混頻器將產生的微波頻段窄帶小步進信號和乒乓式鎖相環產生的射頻寬帶大步進信號進行混頻，產生微波頻段寬帶小步進信號，并采用濾波器對混頻產生的交互調分量進行濾除，經放大器調整信號幅度；脈沖調制器在脈沖寬度為τ、脈沖重復間隔為Tr的調制脈沖控制下對產生的步進頻信號進行脈沖調制，得到最終的雷達步進頻信號；隔離器用于改善前后級電路之間的駐波，提高電路的匹配。