[發明專利]測量電容器電容的方法

有效

• 申請號: 201110215627.5
• 申請日: 2011-07-28
• 公開（公告）號: CN102445603A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 劉明達;張志強;陳居富;黃炳祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;高雪琴

技術領域

本發明總體上涉及集成電路領域，更具體地，涉及測量電容器電容的方法。

背景技術

基于電荷的電容測量(CBCM)是一種眾所周知的測量集成電路中的電容器電容的方法。在集成電路中，被測量的電容器的金屬連接會導致寄生電容的產生，寄生電容會對被測量的電容器的測量結果產生不良影響。為了獲得被測量的電容器的正確電容，需要將寄生電容從測量得到的電容中去除。

在CBCM方案中，需要形成虛擬連接(dummy?connection)以匹配被測量的電容器的布線(routing)。因此，希望能夠使虛擬連接的寄生電容與被測量的電容器的金屬連接的寄生電容相匹配。為此要實施兩個測量步驟。在第一測量步驟中，實施第一多個充放電周期(charging-and-discharging?cyclcs)，以對虛擬連接進行充電和放電，從而獲得對虛擬連接進行充電的第一平均電流。第一平均電流反映出虛擬連接的寄生電容。在第二測量步驟中，實施第二多個充放電周期，以對被測量的電容器連同金屬連接的寄生電容器一起進行充電和放電，從而獲得了對被測量的電容器進行充電的第二平均電流。第二平均電流反映出被測量的電容器的寄生電容以及金屬連接的寄生電容。通過從第二平均電流中減去第一平均電流，可以計算出對被測量的電容器單獨進行充電的第三平均電流。由于金屬連接的寄生電容的影響已經從第三平均電流中消除，從而計算出被測量的電容器的正確電容。

傳統的CBCM方案存在缺陷。為了消除金屬連接的寄生電容，需要將被測量的電容器的虛擬連接與金屬連接進行準確匹配。由于工藝上的誤差(process?variations)，上述條件難以達到。而且，當需要對多個被測量的電容器(比如電容器陣列中的電容器)進行測量時，各自連接的布線復雜，從而很難形成與金屬連接相匹配的虛擬連接。

發明內容

為了解決上述問題，本發明提出了一種用于測量測試電容器電容的電容器測量電路，電容器測量電路包括：第一晶體管，具有第一源極-漏極路徑，第一源極-漏極路徑連接到測試電容器的第一電容器極板和地電位之間；第二晶體管，具有第二源極-漏極路徑，第二源極-漏極路徑連接到測試電容器的第二電容器極板和地電位之間；以及電流測量器件，配置為測量測試電容器的第一充電電流和第二充電電流，其中，第一充電電流和第二充電電流以相反方向流到測試電容器。

該電路進一步包括：控制電路，配置為將時鐘周期信號提供到第一晶體管的柵極和第二晶體管的柵極。

其中，第一晶體管是第一NMOS晶體管，第二晶體管是第二NMOS晶體管，以及其中，電容器測量電路進一步包括：第一PMOS晶體管，包括：源極，連接到電流測量器件；漏極，連接到第一NMOS晶體管的漏極；以及柵極，連接到控制電路；以及第二PMOS晶體管，包括：源極，連接到電流測量器件；漏極，連接到第二NMOS晶體管的漏極，以及柵極，連接到控制電路。

其中，控制電路進一步配置為將第一非疊加時鐘周期信號提供到第一PMOS晶體管的柵極和第一NMOS晶體管的柵極，并且將第二非疊加時鐘周期信號提供到第二PMOS晶體管的柵極和第二NMOS晶體管的柵極。

其中，電流測量器件連接到電源電壓節點和第一晶體管的第一源極-漏極路徑之間，并且連接到電源電壓節點和第二晶體管的第二源極-漏極路徑之間。

其中，第一晶體管的漏極和第二晶體管的漏極連接到測試電容器的相對的電容器極板，并且通過測試電容器相互隔開。

此外，本發明還提出了一種用于測量測試電容器電容的電容器測量電路，電容器測量電路包括：電源電壓節點；電流測量器件，連接到電源電壓節點；第一PMOS晶體管，包括：源極，連接到電流測量器件；以及漏極，連接到測試電容器的第一電容器極板；第一NMOS晶體管，包括：源極，接地；以及漏極，連接到測試電容器的第一電容器極板；第二PMOS晶體管，包括：源極，連接到電流測量器件；以及漏極，連接到測試電容器的第二電容器極板；以及第二NMOS晶體管，包括：源極，接地；以及漏極，連接到測試電容器的第二電容器極板。

該電路進一步包括：控制電路，連接到第一PMOS晶體管的柵極和第二PMOS晶體管的柵極以及第一NMOS晶體管的柵極和第二NMOS晶體管的柵極。

其中，控制電路配置為：將第一非疊加時鐘周期信號提供到第一PMOS晶體管的柵極和第一NMOS晶體管的柵極；以及將第二非疊加時鐘周期信號提供到第二PMOS晶體管的柵極和第二NMOS晶體管的柵極。