[發明專利]一種半導體元件的制造方法

無效

• 申請號: 201110215410.4
• 申請日: 2011-07-25
• 公開（公告）號: CN102280385A
• 公開（公告）日: 2011-12-14
• 發明（設計）人: 林威廷;林亮宇;洪銘欽
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 曾紅

技術領域

本發明涉及一種半導體元件的制造方法，尤其是涉及一種氧化物半導體元件的制造方法。

背景技術

薄膜晶體管(Thin-film?transistor，TFT)是場效應晶體管的種類之一，大略的制作方式是在基板上沉積各種不同的薄膜，如半導體主動層、介電層和金屬電極層。薄膜晶體管是在基板(如是應用在液晶顯示器，則基板大多使用玻璃)上沉積一層薄膜當做通道區。大部份的薄膜晶體管是使用氫化非晶硅(a-Si:H)當主要材料，因為它的能階小于單晶硅(Eg＝1.12eV)。另外，薄膜晶體管常在介電、電極及內部接線使用銦錫氧化物(ITO)，銦錫氧化物則是透明的材料。因為薄膜晶體管基板不能忍受高的退火溫度，所以全部的沉積制程必須在相對低溫下進行。如化學氣相沉積、物理氣相沉積(大多使用濺鍍技術)都是常使用的沉積制程。

透明非結晶氧化物半導體作為驅動“新一代FPD”的薄膜電晶體材料備受期待，這是因為透明非結晶氧化物半導體蘊含著使基于硅薄膜電晶體的現行面板實現高精細和高速化，并且能夠開拓類似柔性顯示器等新應用的可能性。但是，以一般的化學氣相沉積氧化硅作為保護層的透明非結晶氧化物半導體薄膜電晶體，給予柵極偏壓應力(Bias?Stress)，使得元件起始電壓偏移面板隨之飄移，液晶面板現實混亂。

有鑒于此，怎樣降低柵極正偏壓引致元件起始電壓偏移的問題，是一個值得開發的課題。

發明內容

針對如何降低柵極正偏壓引致元件起始電壓偏移的問題，本發明提供了一種半導體元件的制造方法。

根據本發明，提供一種半導體元件的制造方法，包括提供一基板；形成一柵極于基板上；形成一柵極絕緣層覆蓋于柵極上；形成源/漏極于柵極絕緣層上；形成透明非結晶氧化物半導體通道層于源/漏極間的柵極絕緣層之上，并覆蓋部分源/漏極；利用N2O等離子處理透明非結晶氧化物半導體通道層表面；以及形成一有機保護層覆蓋于透明非結晶氧化物半導體通道層上。還包括提供一基板；形成一柵極于基板上；形成一柵極絕緣層覆蓋于柵極上；形成透明非結晶氧化物半導體通道層于柵極絕緣層上；形成源/漏極于透明非結晶氧化物半導體通道層兩邊的柵極絕緣層上，并覆蓋部分透明非結晶氧化物半導體通道層；利用N2O等離子處理透明非結晶氧化物半導體通道層表面；以及形成一有機保護層覆蓋于透明非結晶氧化物半導體通道層上。

優選地，有機保護層的材料為丙烯酸酯或者環烯烴聚合物；

優選地，透明非結晶氧化物半導體通道層的材料是選自于氧化銦(In)、氧化鎵(Ga)、氧化鋅(Zn)及其任意組合所組成的族群；

優選地，源/漏極的材料為氧化銦錫；

優選地，柵極的材料為金屬；

優選地，有機保護層的結構可以為共面型以及背通道蝕刻型。

采用本發明，能夠大幅降低柵極正偏壓引致元件起始電壓偏移的狀況，并可以保持標準的電晶體特性。

附圖說明

讀者在參照附圖閱讀了本發明的具體實施方式之后，將會更清楚地了解本發明的各個方面。其中，

圖1示出了半導體元件的部分結構示意圖；

圖2示出了一實施例中未經鈍化處理的半導體元件結構示意圖；

圖3示出了一實施例中對透明非結晶氧化物半導體通道層進行鈍化處理的示意圖；

圖4示出了一實施例中經鈍化處理后增加有機保護層的半導體元件結構示意圖；

圖5示出了另一實施例中未經鈍化處理的半導體元件結構示意圖；

圖6示出了另一實施例中經鈍化處理后增加有機保護層的半導體元件結構示意圖。

具體實施方式

下面參照附圖，對本發明的實施方式作進一步的詳細描述。

在不同的實施例中，氧化物半導體保護層的結構可以為共面型，以及背通道蝕刻型，但其基板、柵極以及柵極絕緣層的結構是相同的。在本發明的實施例中，相同的結構在圖1中示出。參照圖1，提供一基板10，在基板10上形成一柵極11，并形成一柵極絕緣層12覆蓋于柵極11上。在一實施例中，參照圖2，在柵極絕緣層12上形成源/漏極13，在源/漏極13之間的柵極絕緣層12上形成一透明非結晶氧化物半導體通道層14。