[發明專利]BiCMOS工藝中的垂直寄生型PNP器件

有效

• 申請號: 201110212579.4
• 申請日: 2011-07-28
• 公開（公告）號: CN102412272A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 朱麗霞;劉冬華
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/417
• 分類號: H01L29/417;H01L29/732
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路器件，特別是涉及一種BiCMOS工藝中的垂直寄生型PNP器件。

背景技術

如圖1所示，是現有BiCMOS工藝中的垂直寄生型PNP器件的截面示意圖，現有BiCMOS工藝中的垂直寄生型PNP器件，形成于硅襯底上，在所述硅襯底上形成有深N阱1，有源區由淺槽場氧3隔離，在截面上，所述垂直寄生型PNP器件包括：

一集電區2，由形成于所述有源區中的一P型離子注入區組成，所述集電區2的深度大于或等于所述淺槽場氧3的底部深度。所述集電區2的P型離子注入區采用CMOS工藝中的P阱工藝形成。

一贗埋層4，由形成于所述集電區2兩側的所述淺槽場氧3底部的P型離子注入區組成，所述贗埋層4橫向延伸進入所述有源區并和所述集電區2形成接觸，通過在所述贗埋層4頂部的所述淺槽場氧3中形成的深孔接觸8引出集電極。

一基區5，由形成于所述集電區2上部并和所述集電區2相接觸的一N型離子注入區組成。所述基區5的寬度和所述有源區的寬度相同、都為距離C。

一發射區，形成于所述基區5上部并和所述基區5相接觸。所述發射區的中間部分和所述基區的接觸區域由發射區窗口定義，所述發射區窗口為由介質層刻蝕后形成的窗口。所述發射區由P型鍺硅外延層6和形成于所述發射區窗口的底部的P型離子注入區61組成，也能只由所述P型鍺硅外延層6組成，所述P型鍺硅外延層6也能替換為P型鍺硅碳外延層。所述發射區6的頂部向所述發射區窗口的邊緣外側延伸、且所述發射區6的頂部的邊緣和所述發射區窗口的邊緣相隔一段距離B。通過在所述發射區6上做金屬接觸10引出發射極。

一N型多晶硅7，所述N型多晶硅7形成于所述基區5上部并和所述基區5相接觸，通過在所述N型多晶硅7上做金屬接觸9引出基極。所述N型多晶硅7和所述基區5的接觸區域由基區窗口定義，所述基區窗口為由介質層刻蝕后形成的窗口；所述發射區窗口位于有源區的中間區域，所述基區窗口位于所述發射區窗口的兩側；所述基區窗口處于所述發射區6的頂部的邊緣的外側，且所述基區窗口至少部分位于所述有源區上。所述N型多晶硅7的頂部往所述基區窗口邊緣的外側延伸，所述N型多晶硅7的頂部邊緣和所述發射區的金屬接觸10的邊緣相隔一定距離A。

如圖2所示，為現有BiCMOS工藝中的垂直寄生型PNP器件的在俯視平面上的版圖。有源區為實線框5A所示的區域，所述發射區窗口為虛線框6A所示的區域、所述基區窗口為虛線框7A所示的區域。可知，所述發射區6為一條狀結構，所述發射區窗口位于所述有源區中，所述發射區6的中間部分位于所述有源區中、兩側略微延伸到所述有源區兩側的所述淺槽場氧3上。所述發射區6的金屬接觸10位于所述有源區中，所述N型多晶硅7的頂部邊緣和所述發射區的金屬接觸10的邊緣相隔一定距離A。

如上所述的現有BiCMOS工藝中的垂直寄生型PNP器件的一個缺陷是，由于所述發射區6的金屬接觸10位于有源區中，所以必須保證所述距離A要足夠大，所以也就必須要使所述P型鍺硅外延層6的寬度保持足夠大，這樣勢必會使所述距離B和所述距離C都比較大。這樣造成所述發射區和所述基區5的相交面積、以及所述基區5和所述集電區2的相交面積較大，從而也就導致的器件內的寄生電容增大。這樣就會影響器件在高頻段的工作速度，也對工作可靠性構成威脅。

發明內容

本發明所要解決的技術問題是提供一種BiCMOS工藝中的垂直寄生型PNP器件，能有效地降低器件的寄生電容，提高器件在高頻使用中的性能。