[發(fā)明專利]一種本地總線橋接和數(shù)據(jù)傳輸?shù)姆椒ê脱b置

有效

• 申請?zhí)枺?/td>: 201110211847.0
• 申請日: 2011-07-27
• 公開（公告）號: CN102904787A
• 公開（公告）日: 2013-01-30
• 發(fā)明（設計）人: 周恒箴
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L12/947
• 代理公司: 北京元本知識產(chǎn)權(quán)代理事務所 11308
• 代理人: 秦力軍

1.一種本地總線橋接和數(shù)據(jù)傳輸?shù)姆椒ǎ涮卣髟谟冢ㄒ韵虏襟E：

主控板的中央處理單元CPU通過本地總線把訪問信息發(fā)送至主控板的第一可編程邏輯單元；

所述第一可編程邏輯單元對所述本地總線進行下行虛擬總線幀VLB組幀、編碼和并串轉(zhuǎn)換得到下行數(shù)據(jù)，并通過主控板的第一端口把所述下行數(shù)據(jù)發(fā)送至接口板；

所述接口板的第二可編程邏輯單元通過接口板的第二端口接收所述下行數(shù)據(jù)；以及

所述第二可編程邏輯單元對所述下行數(shù)據(jù)進行串并轉(zhuǎn)換、解碼和拆幀后恢復出本地總線，通過擴展總線對外圍設備進行訪問，并對訪問結(jié)果進行上行VLB組幀返回給主控板。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一可編程邏輯單元對所述本地總線進行下行VLB組幀、編碼和并串轉(zhuǎn)換得到下行數(shù)據(jù)，包括：

所述第一可編程邏輯單元的下行組幀模塊對所述本地總線的地址、數(shù)據(jù)以及控制信號進行下行VLB組幀，得到下行VLB幀數(shù)據(jù)；以及

所述第一可編程邏輯單元的第一串行器-解串器對所述下行VLB幀數(shù)據(jù)進行編碼和并串轉(zhuǎn)換，得到所述下行數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述第二可編程邏輯單元對所述下行數(shù)據(jù)進行串并轉(zhuǎn)換、解碼和拆幀后恢復出本地總線，通過擴展總線對外圍設備進行訪問，包括：

所述第二可編程邏輯單元的第二串行器-解串器對所述下行數(shù)據(jù)進行串并轉(zhuǎn)換和解碼后再輸入給所述第二可編程邏輯單元的下行拆幀模塊進行拆幀，恢復出本地總線的地址、數(shù)據(jù)以及控制信號；以及

所述下行拆幀模塊根據(jù)所述本地總線的地址、數(shù)據(jù)以及控制信號通過擴展總線對外圍設備進行訪問。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述對訪問結(jié)果進行上行VLB組幀返回給主控板，包括：

接口板的第二可編程邏輯單元對訪問結(jié)果進行上行VLB組幀、編碼和并串轉(zhuǎn)換，得到上行數(shù)據(jù)，并通過接口板的第二端口把所述上行數(shù)據(jù)發(fā)送至主控板；

所述主控板的第一可編程邏輯單元通過主控板的第一端口接收所述上行數(shù)據(jù)；以及

所述第一可編程邏輯單元對所述上行數(shù)據(jù)進行串并轉(zhuǎn)換、解碼和拆幀后恢復出訪問結(jié)果，并通過本地總線通知CPU讀取所述訪問結(jié)果。

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述第二可編程邏輯單元對訪問結(jié)果進行上行VLB組幀、編碼和并串轉(zhuǎn)換，得到上行數(shù)據(jù)，包括：

所述第二可編程邏輯單元的上行組幀模塊對所述訪問結(jié)果進行上行VLB組幀，得到上行VLB幀數(shù)據(jù)；以及

所述第二可編程邏輯單元的第二串行器-解串器對所述上行VLB幀數(shù)據(jù)進行編碼和并串轉(zhuǎn)換，得到所述上行數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述第一可編程邏輯單元對所述上行數(shù)據(jù)進行串并轉(zhuǎn)換、解碼和拆幀后恢復出訪問結(jié)果，并通過本地總線通知CPU讀取訪問結(jié)果，包括：

所述第一可編程邏輯單元的第一串行器-解串器對所述上行數(shù)據(jù)進行串并轉(zhuǎn)換和解碼后再輸入給所述第一可編程邏輯單元的上行拆幀模塊進行拆幀，恢復出訪問結(jié)果；以及

所述上行拆幀模塊通過本地總線通知CPU讀取訪問結(jié)果。

7.一種本地總線橋接和數(shù)據(jù)傳輸?shù)难b置，其特征在于，包括：

中央處理單元，通過本地總線發(fā)送訪問信息；

第一可編程邏輯單元，通過本地總線與中央處理單元CPU相連，用于對所述本地總線進行下行虛擬總線幀VLB組幀、編碼和并串轉(zhuǎn)換得到下行數(shù)據(jù)；

第一端口，與所述第一可編程邏輯單元相連，用于把所述下行數(shù)據(jù)發(fā)送至接口板；

第二端口，用于接收所述下行數(shù)據(jù)；

第二可編程邏輯單元，與所述第二端口相連，用于對所述下行數(shù)據(jù)進行拆幀，再通過擴展總線對外圍設備進行訪問，并對訪問結(jié)果進行上行VLB組幀返回給主控板；以及

外圍設備，通過擴展總線與所述第二可編程邏輯單元相連。

8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述第二可編程邏輯單元還用于對所述訪問結(jié)果進行上行VLB組幀、編碼和并串轉(zhuǎn)換，得到上行數(shù)據(jù)；所述第二端口還用于把所述上行數(shù)據(jù)發(fā)送至主用板；所述第一端口還用于接收所述上行數(shù)據(jù)并發(fā)送至所述第一可編程邏輯單元；以及所述第一可編程邏輯單元還用于對所述上行數(shù)據(jù)進行并串轉(zhuǎn)換、解碼和拆幀恢復出訪問結(jié)果并，并通過本地總線通知CPU讀取。