[發明專利]一種NRZI編解碼并行電路

無效

• 申請號: 201110211113.2
• 申請日: 2011-07-26
• 公開（公告）號: CN102904577A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 左耀華
• 申請（專利權）人: 上海華虹集成電路有限責任公司
• 主分類號: H03M5/14
• 分類號: H03M5/14
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種編解碼電路，特別是涉及一種NRZI編解碼并行電路。

背景技術

隨著電子技術的發展，USB設備已經大量應用于日常生活中。USB技術采用串行總線，數據逐位依次傳送。USB系統中數據傳輸采用NRZI(NonReturn?to?Zero?Invert，反向非歸零)編碼方式，這種編碼方式既能保證數據傳送的完整性，又不需獨立的時鐘信號和數據一起發送。當遇到0電平信號時NRZI編碼數據流發生跳變，而遇到1電平信號時保持不變。數據流中的跳變使解碼器可以與收到的數據保持同步，因而不必提供獨立的時鐘信號。

大多數情況下，NRZI編碼與位填充一起使用，因為一長串的連續1將會導致無電平跳變，從而引起接收器最終丟失同步信號，解決辦法是采用位填充技術。即在連續傳輸六個1的情況下填充一個0，使得NRZI編碼數據流中發生跳變，這就確保接收器至少可以在每七個的時間間隔內從數據流中會檢測到一次跳變，從而使接收器和傳送的數據保持同步。UTMI(USB2.0?Transceiver?Macrocell?Interface)發送端負責在NRZI編碼前的數據流中插入一個0電平，即填充位操作；UTMI接收端須在NRZI解碼后的數據中，當出現六個連續1電平后，把其后的一個0電平給抽取出來丟棄，即位抽取操作。如果在接收到的數據中，六個連續的1后跟隨的不是0而是1，則產生錯誤，產生出錯信號。

傳統的NRZI編解碼采用串行設計來實現的，由于高速模式下，USB的數據率是480Mbps，在串行處理NRZI解碼操作時，需要的工作時鐘為480MHz，極大地增加了電路功耗。

發明內容

本發明要解決的技術問題是提供一種NRZI編解碼并行電路，能實現NRZI編解碼操作，有效降低電路功耗。

為解決上述技術問題，本發明的NRZI編解碼并行電路，包括：

N+1個二選一選擇器和N個同或運算單元，其中，一個二選一選擇器和一個同或運算單元組成一個數據選擇及運算的基本單元；

第一個二選一選擇器受同步信號控制，接收NRZI編解碼電路的初始值和第N+1個二選一選擇器的輸出數據，輸出數據給第一個同或運算單元；

第N+1個二選一選擇器受控制信號控制選擇的輸出數據直接輸出到第一個二選一選擇器；

第M個二選一選擇器接收外部數據和第M-1個同或運算單元的輸出數據，并受控制信號控制選擇輸出數據，輸出到各自對應的同或運算單元，M≤N；

同或運算單元，接收外部數據和其各自對應的二選一選擇器的輸出數據，進行同或運算并輸出運算結果。

所述電路輸入數據和輸出數據的位寬為S比特，數據位寬S與同或運算單元個數N的關系為S＝N。

在傳統的電路中，發送數據通路需要一個NRZI編碼電路，接收數據通路需要一個NRZI解碼電路；本發明提供的NRZI編解碼并行電路在控制信號的控制下，既能進行NRZI編碼運算，又能進行NRZI解碼運算，應用于半雙工電路時，能替代發送數據通路的NRZI編碼電路和接收數據通路的NRZI解碼電路，能節省芯片資源，降低電路功耗。

附圖說明

圖1是本發明的NRZI編解碼并行電路一實施例的示意圖

附圖標記

MUX0是第一個二選一選擇器????MUX1是第二個二選一選擇器

MUX2是第三個二選一選擇器????MUX3是第四個二選一選擇器

MUX4是第五個二選一選擇器????MUX5是第六個二選一選擇器

MUX6是第七個二選一選擇器????MUX7是第八個二選一選擇器

MUX8是第九個二選一選擇器????XNOR0是第一個同或運算單元

XNOR1是第二個同或運算單元???XNOR2是第三個同或運算單元

XNOR3是第四個同或運算單元???XNOR4是第五個同或運算單元

XNOR5是第六個同或運算單元???XNOR6是第七個同或運算單元

XNOR7是第八個同或運算單元。

具體實施方式

如圖1所示，本發明的一實施例中，NRZI編解碼并行電路包括：八個同或XNOR運算單元，編號為XNOR0至XNOR7；九個二選一選擇器，編號為MUX0至MUX8。